芯知博客

半导体精选005 | 摩尔线程赴港上市、国产光刻机获批量订单、存储涨12.7倍、InP严重短缺

Sun, 09 Aug 2026 21:20:01 +0800

本周半导体行业风起云涌：摩尔线程赴港上市，上半年营收暴涨147%；中微尹志尧放话五年覆盖60%高端设备；国产光刻机获头部客户批量订单；日本8月1日起断供升级；存储芯片一年涨12.7倍；InP材料严重短缺；苹果评估中国存储供应商……605篇文章中精选24篇，一文读懂本周半导体大事。

一、重大产业事件

IPO、国产化突破、贸易摩擦——本周产业格局剧烈变动

01 摩尔线程，赴港上市
半导体行业观察 · 08-09

摩尔线程8月9日公告，拟发行H股并在香港联交所主板挂牌上市。2026上半年营收17.36亿元，同比增长147%，已超2025全年。夸娥智算集群实现6.6亿元销售合同交付，云端智算产品贡献营收16.93亿元，占总营收97.5%。MUSA软件栈开发者超80万人。

点击阅读全文 →

02 尹志尧：中微未来五年覆盖60%以上高端半导体设备
半导体行业观察 · 08-03

中微公司创始人尹志尧表示，未来五年中微将至少覆盖60%以上的高端半导体设备领域。作为中国刻蚀设备龙头，中微在CCP和ICP刻蚀领域持续突破，正在向更广泛的设备品类扩展。

点击阅读全文 →

03 国产光刻机，获头部客户批量订单
天天IC · 08-09

国产光刻机迎来重大突破，已获得头部客户批量订单，标志着国产光刻设备从研发验证阶段正式迈入规模化量产采购阶段。

点击阅读全文 →

04 惨烈！日本8月1日起断供半导体设备
今日半导体 · 08-02

日本正式实施半导体设备出口管制新规，8月1日起对23种半导体制造设备实施出口限制。这一举措将深刻影响全球半导体供应链格局，倒逼国产替代加速。

点击阅读全文 →

二、AI与芯片前沿

英伟达、摩尔线程、X射线光刻——AI算力竞赛进入新阶段

05 深入剖析英伟达Vera CPU及其背后的核心
半导体行业观察 · 08-03

英伟达Vera CPU是英伟达在AI算力时代的CPU战略布局。本文深入解析了Vera CPU的架构设计、性能特点及其在AI数据中心中的角色定位。

点击阅读全文 →

06 AI半导体进入第二阶段：抢完GPU，接下来抢什么？
苏州实验室的半导体之窗 · 08-03

AI半导体投资逻辑正从GPU向更广泛的产业链延伸。在GPU之后，HBM、先进封装、硅光互连、CoWoS等环节将成为下一轮争夺焦点。

点击阅读全文 →

07 造芯片快15倍！美国初创公司要用X射线挑战ASML
芯榜 · 08-03

美国初创公司提出用X射线光刻技术替代传统EUV，号称可将芯片制造速度提升15倍。这一颠覆性方案能否真正挑战ASML的垄断地位？

点击阅读全文 →

08 汽车AI芯片格局巨变？恩智浦洽谈收购安霸
芯项目1FIM · 08-03

恩智浦正在洽谈收购AI视觉芯片公司安霸（Ambarella），若交易达成，将重塑汽车AI芯片竞争格局。智能驾驶芯片赛道并购加速。

点击阅读全文 →

三、存储与先进封装

涨价12.7倍、玻璃基板、异构集成——存储与封装迎来超级周期

09 一年涨12.7倍！全球存储芯片的超级周期，到底谁在买单？
芯思考力 · 08-03

存储芯片价格一年暴涨12.7倍，创下历史纪录。AI算力需求爆发推动HBM供不应求，DRAM和NAND价格持续攀升。这场超级周期的背后，谁是真正的买单者？

点击阅读全文 →

10 存储厂商，现金流高得吓人
半导体行业观察 · 08-03

存储芯片超级周期下，三星、SK海力士、美光等存储大厂现金流暴涨。高利润能否持续？超级周期何时见顶？本文深度分析了存储厂商的财务状况。

点击阅读全文 →

11 玻璃基板要发力了！蓝思科技与京东方合作
锐芯闻 · 08-03

蓝思科技与京东方达成合作，共同推进玻璃基板在先进封装中的应用。台湾供应链也在备战台积电CoPoS封装技术。玻璃基板正成为先进封装的关键赛道。

点击阅读全文 →

12 台积电异构集成：应对AI算力狂飙的基建答案
锐芯闻 · 08-03

台积电的异构集成技术（CoWoS、SoIC等）正在成为应对AI算力需求爆发的核心方案。从芯片堆叠到系统级整合，台积电正在构建AI算力的基础设施。

点击阅读全文 →

四、技术深度解读

铜互连、GAA、HKMG、介质层——先进制程核心技术前沿

13 铜互连触顶，谁将接棒？
半导体行业观察 · 08-03

铜互连技术正在逼近物理极限，钌（Ru）、钼（Mo）等新型互连材料成为候选。本文深入分析了铜互连面临的挑战和下一代互连材料的竞争格局。

点击阅读全文 →

14 为什么一层介质，可能决定2nm之后所有芯片的命运？
学晶圆 · 08-03

在2nm及以下节点，介质层的质量直接决定了晶体管性能和可靠性。高K介质、界面层工程等关键技术，正在成为先进制程的核心竞争点。

点击阅读全文 →

15 GAA环栅晶体管为何成为先进制程新方向？
微纳米工坊 · 08-03

FinFET在3nm以下难以为继，GAA（Gate-All-Around）环栅晶体管成为必然选择。本文从结构原理、工艺挑战和量产进展三个维度全面解析GAA技术。

点击阅读全文 →

16 HKMG金属栅极解析——从22/14nm TEM切片看懂工艺
十二芯座 · 08-03

通过22/14nm工艺节点的TEM切片图片，深入解析HKMG（高K金属栅极）工艺的的关键步骤和结构特征，从功函数金属层到铝填充，一文看懂金属栅极工艺。

点击阅读全文 →

五、SiC与功率半导体

并联均流、IGBT结构、纹波抑制——功率器件技术前沿

17 SiC MOSFET功率模块的并联均流研究
碳化硅MOS与SiC模块技术漫谈 · 08-03

SiC MOSFET并联使用时的均流问题直接影响模块可靠性和效率。本文从寄生电感、驱动匹配、热耦合等角度分析了并联均流的关键因素和优化方案。

点击阅读全文 →

18 IGBT芯片结构解说（二）：让我们再深入了解一下三极管
SiC产学研 · 08-03

从PNP三极管结构出发，深入解析IGBT芯片的内部结构和工作原理。系列文章第二篇，带你从基础结构理解IGBT的核心设计。

点击阅读全文 →

19 开关直流电源纹波自适应补偿抑制方法研究
碳化硅技术 · 08-09

针对开关直流电源在集成电路测试设备中的输出纹波问题，提出一种纹波自适应补偿抑制方法，采用自适应四相交错并联倍流方案实现精准抑制。

点击阅读全文 →

20 整流桥水太深？一文跟你盘清楚型号"黑话"和选型避坑指南
半导体技术前沿 · 08-03

整流桥选型中的型号命名规则、参数解读、常见坑点一站式梳理。从封装形式到电性参数，帮你避开选型陷阱。

点击阅读全文 →

六、材料与供应链

日本材料、InP短缺、苹果评估中国存储——供应链格局重塑

21 日本半导体材料，太强了
半导体行业观察 · 08-03

从光刻胶到高纯硅片，从电子特气到CMP抛光液，日本在半导体材料领域占据着举足轻重的地位。本文全面梳理了日本在半导体材料各环节的垄断格局和国产替代进展。

点击阅读全文 →

22 Lumentum CEO：InP严重短缺！
芯榜 · 08-03

Lumentum CEO发出警告：磷化铟（InP）材料严重短缺！AI光互连需求爆发推动InP激光器供不应求，磷化铟正成为下一轮产业链瓶颈。

点击阅读全文 →

23 确认！苹果正评估中国存储供应商
天天IC · 08-03

苹果确认正在评估中国存储芯片供应商，这意味着中国存储厂商有望进入苹果供应链体系。从长江存储到长鑫存储，国产存储芯片正获得全球顶级客户的认可。

点击阅读全文 →

24 刚刚，全球第三大12寸硅晶圆，卖了！
半导体封装 · 08-03

SK Siltron终于被卖掉！全球第三大12寸硅晶圆厂商易主，硅晶圆供应链格局发生重大变化。这一交易将深刻影响全球半导体材料供应格局。

点击阅读全文 →

以上就是本期半导体精选全部内容

24篇文章覆盖6大专题，一文读懂本周半导体大事

如果觉得有用，欢迎点赞 · 在看 · 分享

半导体芯片制造知识 · 每周精选

半导体精选004 | 尹志尧放话覆盖60%、长金增资314亿、日本断供升级、存储涨12.7倍

Mon, 03 Aug 2026 22:29:35 +0800

半导体精选004 | 2026.07.28 - 08.03

本周半导体圈，信息密度极高。
尹志尧放话"五年覆盖60%"、日本断供升级、
长鑫增资314亿、存储一年涨12.7倍、InP告急——
24篇深度好文，一次看透。

以下是本周（7月28日-8月3日）半导体行业精选文章，覆盖产业大事、AI芯片、存储封装、技术深度、SiC功率、材料供应链六大方向，每篇都附永久链接，点击即达原文。

一、重大产业事件

尹志尧放话五年覆盖60%高端设备，长鑫增资至314亿，日本8月1日起断供升级，恩智浦洽购安霸——产业格局正在加速重塑。

1. 中微公司尹志尧：未来五年覆盖60%以上高端半导体设备

来源：半导体行业观察 | 2026-08-03

中微公司创始人尹志尧公开表示，未来五年中微将至少覆盖60%的高端半导体设备品类。从刻蚀到薄膜沉积，中微正在从单一设备供应商走向平台型设备公司。

点击阅读原文 →

2. 长鑫存储，增资至313.9亿

来源：今日半导体 | 2026-08-03

长鑫存储注册资本大幅增至313.9亿元，这是继此前470亿大单之后的又一重磅动作。国产DRAM龙头正在加速扩产，追赶三星、海力士的步伐越来越快。

点击阅读原文 →

3. 109亿！12英寸晶圆厂，卖了！

来源：今日半导体 | 2026-08-03

全球第三大12寸硅晶圆厂商SK Siltron正式被收购，交易金额约108亿。硅片作为芯片制造最基础的材料，其供应链格局正在发生深刻变化。

点击阅读原文 →

4. 惨烈！日本作死：8月1日起断供半导体设备！

来源：今日半导体 | 2026-08-02

日本从8月1日起正式实施半导体设备出口管制升级。23种设备被纳入管制清单，影响范围覆盖光刻、刻蚀、沉积等核心工艺。国产设备替代窗口进一步打开。

点击阅读原文 →

5. 汽车AI芯片格局巨变？恩智浦洽谈收购安霸

来源：芯项目1FIM | 2026-08-03

恩智浦正在洽谈收购AI视觉芯片公司安霸（Ambarella），若交易达成，将彻底改变汽车AI芯片竞争格局。智能驾驶芯片赛道整合加速。

点击阅读原文 →

二、AI与芯片前沿

300mm厂首次跑通EUV 2D晶体管，AI半导体进入第二阶段，英伟达Rubin Ultra用78层PCB，Vera CPU揭秘——AI算力军备竞赛进入深水区。

6. 300mm厂首次跑通EUV 2D晶体管

来源：苏州实验室的半导体之窗 | 2026-08-03

2D材料晶体管首次在300mm晶圆厂跑通EUV工艺，这是超越硅基摩尔定律的关键里程碑。台积电、IMEC等都在全力推进2D材料，后硅时代正式拉开帷幕。

点击阅读原文 →

7. AI半导体进入第二阶段：抢完GPU，接下来抢什么？

来源：苏州实验室的半导体之窗 | 2026-08-03

AI芯片军备竞赛进入第二阶段，GPU不再是唯一焦点。HBM、先进封装、硅光子、液冷散热……下一个"一卡难求"的环节在哪里？本文给出了深度分析。

点击阅读原文 →

8. 英伟达Rubin Ultra 78层PCB正交背板技术详解（非官方）

来源：光学与半导体综研 | 2026-08-03

英伟达Rubin Ultra采用78层PCB正交背板，技术难度史无前例。本文从PCB层数、材料、信号完整性等角度深度解析，看懂下一代AI服务器硬件架构。

点击阅读原文 →

9. 深入剖析英伟达 Vera CPU 及其背后的核心

来源：半导体行业观察 | 2026-08-03

英伟达Vera CPU是黄仁勋在Computex上发布的重磅产品。本文深入剖析Vera的架构设计、核心规格和战略意义——英伟达不只是GPU公司，正在成为全栈计算公司。

点击阅读原文 →

三、存储与先进封装

存储一年涨12.7倍，玻璃基板赛道升温，通富微电10亿扩产——存储超级周期和先进封装正在同步爆发。

10. 一年涨12.7倍！全球存储芯片的超级周期，到底谁在买单？

来源：芯思考力 | 2026-08-03

存储芯片价格一年暴涨12.7倍，三星、海力士、美光现金流"高得吓人"。这轮超级周期背后，AI需求是核心驱动力。但问题是——还能持续多久？

点击阅读原文 →

11. 玻璃基板要发力了！蓝思科技与京东方合作，台湾供应链备战台积电CoPoS

来源：锐芯闻 | 2026-08-03

玻璃基板赛道持续升温！蓝思科技联手京东方加速布局，台湾供应链也在为台积电CoPoS做准备。玻璃基板有望在2027-2028年实现量产，颠覆传统有机基板格局。

点击阅读原文 →

12. Glass Core全面解析：TGV制造四大技术瓶颈揭秘

来源：芯联汇 | 2026-08-03

玻璃基板核心工艺TGV（Through Glass Via）面临四大技术瓶颈：裂纹、孔径、铜填充与良率。本文逐一拆解，是理解玻璃封装未来最实用的技术参考。

点击阅读原文 →

13. 恭喜，通富微电！10亿设立深圳子公司！

来源：半导体封装 | 2026-08-03

通富微电斥资10亿在深圳设立子公司，加码先进封装产能。作为AMD的核心封测供应商，通富正在受益于AI芯片对先进封装的爆发性需求。

点击阅读原文 →

四、技术深度解读

PVD/CVD/ALD到底差在哪，铜互连之后谁来接棒，2nm的介质层为什么决定命运，HKMG从TEM切片看懂工艺——本周技术干货密度极高。

14. 薄膜工艺终极扫盲：PVD、CVD、ALD到底差在哪？老鸟3分钟带你看透

来源：半导体工程师潇威 | 2026-08-03

PVD、CVD、ALD三种薄膜沉积工艺，到底有什么区别？什么时候用PVD，什么时候用CVD，什么时候必须用ALD？这篇"扫盲文"用最直白的语言讲透了。

点击阅读原文 →

15. 铜互连触顶，谁将接棒？

来源：半导体行业观察 | 2026-08-03

铜互连工艺在2nm以下面临电阻率飙升和电迁移恶化的双重挑战。钌（Ru）、钼（Mo）等新型互连材料正在被认真评估。本文梳理了铜之后的所有候选方案。

点击阅读原文 →

16. 为什么一层介质，可能决定2nm之后所有芯片的命运？

来源：学晶圆 | 2026-08-03

2nm之后，栅极介质层的厚度已经逼近物理极限。High-k材料的界面质量、等效氧化层厚度（EOT）、漏电流控制——每一项都可能决定整颗芯片的良率和性能。

点击阅读原文 →

17. HKMG 金属栅极解析 —— 从 22/14nm TEM 切片看懂工艺

来源：十二芯座 | 2026-08-03

HKMG（高K金属栅极）是22/14nm节点的核心技术。本文通过TEM截面切片图，逐层解析TiN/TaN/Al2O3/HfO2等薄膜的工艺逻辑，是从微观结构理解先进制程的极佳教材。

点击阅读原文 →

五、SiC与功率半导体

意法把SiC满产定在2034年，ROHM三四代VSD漂移对比，国家队2.87亿押注IGCT——SiC赛道竞争白热化。

18. 意法把满产定在2034年，国产谁敢？

来源：碳化硅内参 | 2026-08-03

意法半导体将SiC满产目标定在2034年，这意味着未来十年都是产能爬坡期。国产SiC厂商敢不敢跟进这样的长期承诺？本文分析了国内外SiC产能规划的差距。

点击阅读原文 →

19. ROHM三四代SiC MOSFET VSD漂移对比

来源：晏小北 | 2026-08-03

ROHM第三代和第四代SiC MOSFET的VSD（雪崩击穿）特性对比，深入到晶胞级别的漂移区设计差异。对于功率器件工程师来说，这是不可多得的硬核技术参考。

点击阅读原文 →

20. 2.87亿"国家队"集结：时代电气联手怀柔实验室，IGCT国产化按下"加速键"

来源：功率半导体生态圈 | 2026-08-03

时代电气联手怀柔实验室，2.87亿投入IGCT国产化。IGCT是晶闸管和GTO的进化版，在柔性直流输电等大功率场景中具有独特优势。国家队正在填补这一空白。

点击阅读原文 →

六、材料与供应链

日本半导体材料到底强在哪，InP激光器成为下一个瓶颈，35亿零部件项目落地滁州——材料供应链安全日益关键。

21. 日本半导体材料，太强了

来源：半导体行业观察 | 2026-08-03

从硅片到光刻胶，从电子特气到CMP材料，日本企业在半导体材料领域的统治力令人震撼。信越、SUMCO、JSR、东京应化……本文系统梳理了日本半导体材料的全产业链优势。

点击阅读原文 →

22. Lumentum CEO：InP严重短缺！

来源：芯榜 | 2026-08-03

光通信器件龙头Lumentum CEO公开警告：磷化铟（InP）衬底严重短缺！随着AI光互连需求爆发，InP激光器可能成为下一个"卡脖子"环节。InP衬底供应商主要集中在日本和欧洲。

点击阅读原文 →

23. AI光互连核心器件供应趋紧，磷化铟激光器或成下一轮产业链瓶颈

来源：半导体在线 | 2026-08-02

AI数据中心对光互连的需求呈指数级增长，而InP激光器作为核心器件供应日趋紧张。本文分析了InP产业链从衬底到外延、芯片到模块的全链条瓶颈。

点击阅读原文 →

24. 35亿！集成电路核心零部件空降滁州

来源：芯项目1FIM | 2026-08-03

35亿投资的集成电路核心零部件项目落地安徽滁州。半导体设备零部件国产化是"最后一公里"，真空泵、阀门、法兰等精密零部件的国产替代正在加速。

点击阅读原文 →

本周24篇精选就到这里。

觉得有用？转发给身边做半导体的朋友。

下周日，半导体精选005不见不散。

— 半导体芯片制造知识 | 每周精选 —

半导体精选003 | 台积电日赚15亿、长鑫470亿大单、Lam刻蚀培训讲透

Sun, 26 Jul 2026 18:20:50 +0800

半导体精选 | 一周深度速递 | 第003期

又到了周末，这一周半导体行业发生了什么？

台积电一天净赚15亿，但市场不买账；长鑫存储签了470亿大单；英飞凌被禁售，英伟达断更——国产的窗口真的来了？

6大专题，24篇精选文章，帮你快速补完这一周。

专题一 | 重大产业事件

信号：台积电日赚15亿市场却不买账，长鑫470亿大单刷新认知，英飞凌禁售打开国产窗口

文章标题	来源	链接
台积电日赚15亿，市场为什么不买账？AI芯片的钱到底流向了哪？	芯思考力	点击阅读
超470亿！传长鑫存储再签大单	天天IC	点击阅读
英飞凌被禁售，英伟达断更，半导体这扇窗终于轮到国产来推了？	芯思考力	点击阅读
台积电千亿美金加码美国，改写全球芯片供应链格局	苏州实验室的半导体之窗	点击阅读
天价光刻机运抵美国！	天天IC	点击阅读

专题二 | AI与芯片

信号：AI下一道瓶颈不是GPU而是设备，英伟达100亿锁封装，Rubin接班GB200

文章标题	来源	链接
AI的下一道瓶颈可能不是GPU和存储，而是半导体设备	半导体行业观察	点击阅读
AMD 2026 AI布局	苏州实验室的半导体之窗	点击阅读
英伟达豪掷100亿，锁定先进封装	半导体行业观察	点击阅读
Rubin来了，GB200可以退休了	苏州实验室的半导体之窗	点击阅读
DRAM终将断崖式下滑？	半导体行业观察	点击阅读

专题三 | 技术深度解读

信号：DRAM全流程工艺拆解，Lam刻蚀培训资料讲透Plasma Etch，TEL技术路线图到2A制程

文章标题	来源	链接
DRAM全流程工艺：从300mm裸硅到HBM封装	半导体工艺知识站	点击阅读
为什么先进芯片制造离不开等离子体刻蚀？Lam Research内部培训资料终于讲透了	学晶圆	点击阅读
解读东京电子(TEL)：从Net Zero到2A制程，一张路线图看懂下一个15年	ChipNote芯笔记	点击阅读
Hybrid Bonding混合键合关键设备及核心材料	资深半导体人	点击阅读
二维PMOS突破！30nm接触长度刷新纪录，这项工艺才是关键	学晶圆	点击阅读

专题四 | 设备与制造

信号：PVD实战干货多，CMP抛光讲透原理，芯片切割道原来大有讲究

文章标题	来源	链接
4个参数16组实验？不，8组就够了	刘工说PVD	点击阅读
离子源亮着，为什么工件还是洗不干净？六种异常排查	PVD技术部	点击阅读
芯片切割道（Scribe Line）深度解析	元器件封装测试之友	点击阅读
CMP化学机械抛光：晶圆是怎么被"磨"平的	芯片工坊	点击阅读

专题五 | SiC与功率半导体

信号：Renesas起诉Navitas专利战升级，SiC企业冲刺港股，意法半导体SiC两位数增长

文章标题	来源	链接
沟槽栅功率MOSFET硬换流及电流源模式可靠性	晏小北	点击阅读
Renesas起诉Navitas	三代半食堂	点击阅读
该企业冲刺港股IPO，SiC项目拟今年投产	行家说三代半	点击阅读
意法半导体：SiC营收将增长两位数	行家说三代半	点击阅读

专题六 | 职场与Fab实战

信号：Fab十年老兵教你分辨好老板，SOP到底在说什么，CIM云边协同构想

文章标题	来源	链接
在Fab干了十多年，我终于分清了什么是好老板	李傲谈芯	点击阅读
Fab厂的SOP到底是什么？一线工程师给你说人话	半导体工程师潇威	点击阅读
把CIM的"大脑"留在云里，"手脚"放到边缘——半导体产线云边协同构想	半导体与可视化	点击阅读
EUV计量技术全面解析：散射、椭偏、衍射三大核心技术，突破2nm检测瓶颈	芯联汇	点击阅读

本周值得记住的三件事：

1. 台积电一天净赚15亿，但投资者更关心的是：AI的回报什么时候能兑现？
2. 长鑫470亿大单，说明国产存储不是PPT，是真有人买单了。
3. Lam Research那份刻蚀培训资料，值得每个Fab工程师收藏。

觉得有用？转发给身边做半导体的朋友
关注我们，每周一期「半导体精选」，不错过行业大事

半导体精选002 | 一周深度文章速递：长鑫IPO、新芯易主、功率涨价、硬光子来了

Wed, 15 Jul 2026 18:17:30 +0800

半导体精选002 | 一周深度文章速递：长鑫IPO、新芯易主、功率涨价、硬光子来了

半导体芯片制造半导体微社区 2026年7月15日 21:48

本周（7月8日-7月14日），半导体行业信息量爆炸。
长鑫科技666亿募资敲定IPO发行价、武汉新芯正式易主、华天科技半年净利预增超230%、超22家功率器件企业集体涨价……

我们从638篇半导体公众号文章中，精选出24篇最有价值的深度文章，分5大专题呈现。
每篇都附永久短链接，点击即可阅读原文。

一、重大产业事件：IPO、并购、扩产

本周半导体产业资本运作密集，长鑫科技确定发行价，武汉新芯易主获批准，多个百亿级项目开工。

01 长鑫科技IPO定价8.66元/股，募资最高666亿

来源：天天IC | 7月14日

长鑫科技正式确定发行价8.66元/股，股票代码688825，7月16日申购。这是今年以来半导体领域最大规模的IPO，募资最高666亿元。

点击阅读原文

02 武汉新芯，正式易主

来源：半导体行业观察 | 7月14日

长存控股将武汉新芯39%股权转让给光谷半导体产投，交易后光谷半导体产投单独控制武汉新芯。武汉存储双雄走向"分体上市"。

点击阅读原文

03 200亿！芯联集成芯片制造项目开工

来源：天天IC | 7月14日

芯联集成200亿芯片制造项目正式开工，这是本周又一百亿级半导体制造项目落地。

点击阅读原文

04 总投资200亿！浙江12寸晶圆线开工

来源：今日半导体 | 7月14日

浙江又一条12英寸晶圆制造产线正式开工，总投资达200亿元。加上博世20亿美元美国工厂试产、先导淮安基地开工等，全球晶圆制造扩产潮持续。

点击阅读原文

05 芯片巨头，砸387亿扩产

来源：天天IC | 7月14日

芯片巨头再砸387亿扩产晶圆厂，全球半导体产能竞赛持续升温。

点击阅读原文

二、AI与存储：超级周期来临

AI大模型正在"吃掉"全球NAND产能，HBM需求持续爆发，先进封装产能紧缺，华天科技净利预增超230%。

06 AI大模型正在"吃掉"全球NAND产能：2027年前存储短缺或持续升级

来源：芯联汇 | 7月14日

AI训练和推理对存储的需求正在以超出预期的速度增长，NAND闪存产能被大量消耗，2027年前存储短缺可能持续升级。

点击阅读原文

07 恭喜！华天科技，赚疯了！半年净利预增超230%

来源：半导体封装 | 7月14日

华天科技半年净利润预增超230%，封测行业受益于AI驱动的先进封装需求爆发。

点击阅读原文

08 AI驱动半导体超级周期：HBM、先进制造与数据中心开启黄金增长时代

来源：芯联汇 | 7月14日

AI正在驱动一场半导体超级周期，HBM、先进制造、数据中心三大引擎同步发力，行业进入黄金增长时代。

点击阅读原文

09 AI芯片"最后一段距离"，硅光子来了

来源：天天IC | 7月14日

硅光子技术正在成为AI芯片突破互连瓶颈的"最后一段距离"，CPO共封装光学迎来产业化拐点。

点击阅读原文

10 两张图看懂存储器：SRAM、DRAM、ROM、HBM3

来源：芯记本 | 7月14日

用两张图从存储器基础分类讲到AI时代的高带宽内存HBM3，解释为什么HBM3属于DRAM，又如何通过3D堆叠实现惊人带宽。

点击阅读原文

11 3D NAND全面解析：垂直堆叠、Word Line与ALD如何突破存储极限

来源：芯联汇 | 7月14日

从垂直堆叠技术到Word Line设计，再到ALD工艺在3D NAND中的关键作用，全面解析3D NAND如何突破存储密度极限。

点击阅读原文

三、第三代半导体与功率器件

超22家功率器件企业集体涨价，博世美国SiC工厂启动样品生产，SiC MOSFET技术持续突破。

12 超22家功率器件企业涨价，覆盖SiC、IGBT等

来源：行家说三代半 | 7月14日

超过22家功率器件企业宣布涨价，覆盖SiC、IGBT等核心产品，分两次集中调价。功率半导体周期回暖信号明确。

点击阅读原文

13 博世美国首座碳化硅芯片厂启动样品生产

来源：功率半导体生态圈 | 7月14日

博世投资20亿美元在美国建设的首座碳化硅芯片工厂启动样品生产，国际巨头加速布局SiC制造。

点击阅读原文

14 三种沟槽栅SiC MOSFET栅极开关应力退化机制对比

来源：晏小北 | 7月14日

深入研究三种沟槽栅SiC MOSFET器件的GSI退化模式，对器件设计和可靠性评估有重要参考价值。

点击阅读原文

15 SiC MOSFET串扰抑制的驱动电路设计

来源：碳化硅MOS应用技术分享 | 7月14日

针对SiC MOSFET高速开关引发的桥臂串扰问题，提出改进有源米勒钳位驱动电路，成本低且不增加开关损耗。

点击阅读原文

四、技术深度解读

从精密温控到3D堆叠封装，从PVD打底层到SECS/GEM协议，本周技术干货密集。

16 精密温控：差一度都不行——PID、斜率和坩埚控温，一次讲透

来源：芯片工坊 | 7月14日

从离子注入的坩埚加热到炉管退火、CVD沉积，精密温控无处不在。到底靠什么把温度稳在±1°C量级？PID和斜率控制一次讲透。

点击阅读原文

17 人形机器人越来越像人？藏在毫米以下的世界

来源：微纳米工坊 | 7月14日

从精密减速器、MEMS传感器到柔性电子皮肤，再到超精密加工与微纳制造，解析人形机器人背后隐藏的微纳制造世界。

点击阅读原文

18 从SECS/GEM底层协议开始，了解SML与数据报文的关系

来源：半导体与可视化 | 7月14日

深入解析半导体设备通信协议SECS/GEM的底层逻辑，从SML语言到数据报文格式，CIM系统开发必备知识。

点击阅读原文

19 掺氯（Cl）氧化工艺作用解读

来源：功率半导体社 | 7月14日

为什么有些热氧化要掺氯？掺氯氧化的作用及原理是什么？不掺氯和掺氯氧化层电荷密度的对比？常见氯源有哪些？一篇讲透。

点击阅读原文

20 3D堆叠封装工艺详解

来源：光学与半导体综研 | 7月14日

3D堆叠封装工艺全面详解，从TSV硅通孔到混合键合，解析先进封装的核心工艺流程。

点击阅读原文

五、产业观察与前沿信号

英伟达收紧亚洲客户审查、魏少军挂帅东方算芯、InP需求推动铟价创15年新高、国产AI芯片算力中心加速建设。

21 英伟达收紧亚洲客户审查

来源：天天IC | 7月14日

英伟达正在收紧对亚洲客户的审查，出口管制的阴影持续笼罩全球AI芯片供应链。

点击阅读原文

22 魏少军挂帅，东方算芯DF1000破局算力桎梏

来源：天天IC | 7月14日

清华大学魏少军教授团队主导的东方算芯DF1000芯片发布，试图在国产AI算力芯片领域打开新局面。

点击阅读原文

23 7.4亿！国产AI芯片算力中心空降杭州

来源：芯项目1FIM | 7月14日

7.4亿投资的国产AI芯片算力中心落地杭州。2026年国产AI芯片算力中心"三大战役"：昇腾万卡、海光暗度陈仓、寒武纪死守推理。

点击阅读原文

24 InP需求大增，铟价创15年新高

来源：半导体在线 | 7月14日

磷化铟（InP）在光通信和AI数据中心需求推动下需求大增，铟价创15年来新高。上游材料端的紧缺信号值得关注。

点击阅读原文

以上文章链接均为微信永久短链接，可放心点击。
文章精选自半导体行业60+公众号，覆盖资讯、技术、封装、三代半、功率器件等领域。

觉得有用？转发给身边做半导体的朋友。
关注我们，每周精选不迷路。

一颗SiC芯片的诞生：晶胞结构+26步工艺全流程图解

Wed, 24 Jun 2026 21:47:15 +0800

一颗SiC芯片的诞生：晶胞结构+26步工艺全流程图解

从一块裸露的SiC晶圆，到一颗能扛1200V高压的MOSFET芯片，中间经历了什么？26步工艺，每一层薄膜、每一次光刻、每一轮离子注入，都有它的道理。今天这篇，我们把晶胞结构从头到尾掰开揉碎讲清楚，再带你走完整个生产流程——配图版，建议收藏。

? 全文约 5000字 | 配图 14张 | 适合芯片设计/工艺/应用工程师 | 文末附 Q&A 答疑

▲ SiC MOSFET 晶胞结构与工艺全览

一、晶胞结构：从外到内一层层看

SiC MOSFET芯片是由大量晶胞（Cell）并联构成的。晶胞与晶胞之间用P+区做电气隔离。下面这个表格，把每一层的名字、作用和导电性都列清楚了——建议收藏，随时翻查。

▲ SiC MOSFET 晶胞三维结构示意

▲ 晶胞截面结构放大图

▼ SiC MOSFET 晶胞截面结构层次表 ▼

层次	名称	作用	导电性
最外层	PI（聚酰亚胺）	有机保护膜，防潮、缓冲封装应力	不导电
次外层	PA（钝化层）	氮化硅或SiO₂，芯片最终密封	不导电
金属层	Source Metal	Al或Al-Cu合金，绑定焊线、打火烧结的位置	导电
焊盘	Gate Pad	Al或Al-Cu合金，接入栅极驱动信号的大焊盘	导电
隔离层	ILD（层间介质）	SiO₂，隔离金属层与下方多晶硅层	不导电
厚氧化层	FOX（场氧化层）	SiO₂，~0.8μm厚，隔离金属与硅衬底	不导电
电极	Poly（多晶硅）	栅极电极本身，同时在场氧上方延伸形成场板	导电
栅氧化层	GOX	隔离栅极poly和沟道，厚度较薄（~50nm）	不导电
JFET区	N- JFET	掺杂浓度略大于N-漂移区，补偿导通电阻	导电
漂移区	N-epi	外延生长的单晶SiC，承受高压的核心区	半导
衬底	N-sub	单晶SiC，器件底部接触	半导
最底层	Drain（漏极金属）	多层金属堆叠（Ni/Ti/Ag），欧姆接触+电流扩展	导电

二、四个核心概念

2.1 Poly（多晶硅）—— 栅极的"骨架"

Poly在这里有两重身份：

第一身份：栅极电极。MOSFET的栅极本质上就是一层poly，覆盖在薄氧化层（GOX）上方。给栅极加电压，poly下的半导体表面就会反型，形成导电沟道。

第二身份：场板（Field Plate）。poly不只存在于栅极下方——它会延伸到器件表面其他区域（尤其是终端区域），形成"场板"。场板的作用是平滑耗尽层边缘的电场分布，防止电场在某个点过于集中而导致提前击穿。

? 重要区别：GOX是MOSFET核心，薄到只有几纳米；FOX是辅助耐压层，厚得多。薄GOX如果被击穿，栅极和沟道直接短路，器件立即失效。厚的FOX相对安全，但在高dv/dt工况下也会有电压应力积累问题。

2.2 N-epi（漂移区）—— 决定器件能扛多少伏

N-epi是外延生长在N-sub衬底上的一层N型半导体。这一层的厚度和掺杂浓度直接决定了器件的耐压等级。

以1200V SiC MOSFET为例：

N-epi厚度约 10-15μm
掺杂浓度约 10¹⁵ ~ 10¹⁶ cm⁻³
越厚、越轻掺杂 → 耐压越高 → 但Rdson（导通电阻）越大

?️ 大白话：N-epi就像一条"电阻走廊"。电压从漏极进来，要穿过这条走廊才能到达源极。走廊越长、越窄（掺杂越轻），能承受的电压就越高——但电流通过时损耗也越大。这本质上是耐压和导通损耗之间的权衡。

2.3 P-well（P型体区）—— 形成沟道的"开关"

在晶胞结构中，P-well是覆盖在N-epi上的一层P型区域。当栅极加正电压时，P-well表面反型成N型，形成连接源极和漏极的导电沟道。

没有P-well → 没有沟道 → MOSFET永远关断

?️ 大白话：P-well就像一道"门框"。栅极电压是"开门信号"——不加电压时，门是关着的（PN结反偏，阻止电流）；加了足够的栅压，门框材料性质变了，门打开了，电流才能流过。

2.4 接触孔—— 芯片的"插座"

芯片制造过程中，表面会刻蚀出接触孔，然后填充金属（W或Al），形成几组关键连接：

接触孔类型	连接关系	说明
Gate 接触孔	栅极金属 → Poly栅极	Gate Pad穿过ILD层连接到所有晶胞，确保栅极信号同步
Source 接触孔	源极金属 → P-body	Source穿过ILD连接N+/P+区域，确保低电阻和电流均匀分布
Drain 金属	漏极金属 → N-epi / N-sub	金属直接沉积在衬底背面，无绝缘层，全面积接触

三、SiC芯片的26步生产工艺

从SiC晶圆到一颗MOSFET芯片，整个过程分为五个阶段：

阶段一：衬底准备（步骤1-2）

阶段二：器件图形化（步骤3-9）—— 画格子

阶段三：栅极与沟道（步骤10-12）—— 核心中的核心

阶段四：接触孔与金属化（步骤13-20）

阶段五：测试与分选（步骤21-26）

阶段一：衬底准备（步骤1-2）

[步骤1] 晶圆下线（Wafer Start）

把一块4H-N型SiC衬底投入生产线，这块晶圆是后面所有工艺的地基。常见的衬底尺寸为150mm（6寸）或200mm（8寸）。

[步骤2] Epi缺陷扫描（Epi Defect Scan）

在衬底上外延生长N型外延层（N-epi）之后，先扫一遍缺陷。外延层质量直接决定器件漏电和击穿特性——有缺陷的外延片直接剔除，不往下走。

阶段二：器件图形化（步骤3-9）

这一阶段的核心任务是画格子——把芯片里有源区和终端区的形状刻出来。本质上是"薄膜沉积/硬掩膜 → 光刻 → 蚀刻 → 离子注入 → 氧化层去除 → 清洗"的循环。

[步骤3] OM标记刻蚀（0 Mark）

在晶圆边缘刻上定位标记，后续所有光刻步骤都要靠它来对位。

[步骤4] JFET区图形化（JFET）

刻出JFET区（结型场效应管区域）。它是Cell与Cell之间的电流路径，宽度决定导通电阻。

▲ JFET区图形化完成

? 为什么用硬掩模？ 光刻胶耐不住后续550-650°C的高温离子注入，会烧焦。必须先把图形刻进氧化层，再用氧化层当掩模。

[步骤5] P区图形化（P Well）

光刻+刻蚀，在外延层上定义P-well的形状——这是MOSFET的身体，将来容纳沟道。

▲ P-well（P区）图形化完成

[步骤6] N+区图形化（N Plus）

在P-well内部刻出N+源区，器件的源极就长在这里。

[步骤7] P+区图形化（P Plus）

在源区旁边刻出P+接触区，形成欧姆接触，降低源极电阻。这一步至关重要——P+重掺杂的本质是把耗尽区压到足够窄，让载流子通过量子隧穿形成欧姆接触。

▲ P+区图形化完成

⚠️ 为什么P+这么重要？ 低掺杂P-well与金属接触是肖特基势垒（电阻率10⁻²~10⁰ Ω·cm²），重掺杂P+后变成欧姆接触（电阻率10⁻⁵~10⁻⁶ Ω·cm²），两者相差3~6个数量级。更重要的是，如果P+接触电阻高，P-well电位会"浮动"，寄生NPN可能被触发闩锁效应，直接烧毁器件。

[步骤8] 终端图形化（Guard Ring）

刻出终端保护环。保护环把芯片边缘的高电压逐级分散到多个浮空P环上，防止等电位线挤压导致边缘提前击穿，让器件实际耐压接近理论设计值。

▲ 终端保护环（Guard Ring）结构

没有终端保护时，芯片实际击穿电压可能只有设计值的50-70%。保护环的工作原理：施加高压时，耗尽区从有源区向外扩展，碰到第一个浮空P环感应到~300V，第二个~600V……以此类推，1200V的总电压被多个环逐级分担。

[步骤9] 激活退火（Anneal）

离子注入后杂质还没"安家"，需要1600-1800°C高温退火让杂质进入晶格位置，这一步叫激活。

阶段三：栅极与沟道（步骤10-12）

⚠️ 这是整个工艺最关键的一个阶段——栅氧生长决定器件的核心性能。

[步骤10] 栅氧生长（GOX）

在已打开的有源区窗口内，重新生长一层薄栅氧（~50nm）。这层氧化物的质量直接决定阈值电压Vth、沟道迁移率和器件可靠性。SiC的栅氧生长比硅基MOSFET难得多，是SiC器件的核心技术门槛。

▲ 栅氧化层（GOX）生长完成

[步骤11] 多晶硅栅极（Gate Poly）

在栅氧上淀积一层多晶硅（Poly），刻成栅极形状。栅极将来接收驱动信号，控制沟道的开与关。

▲ 多晶硅栅极（Gate Poly）图形化完成

[步骤12] 介质层沉积（ILD）

沉积绝缘用介质层（SiO₂），将栅极与后续金属层隔离开来。

阶段四：接触孔与金属化（步骤13-20）

[步骤13] 缺陷扫描（Defect Scan）

刻完栅极后再扫一遍，确认没有引入新缺陷。

[步骤14] 源区接触孔（CT1）

光刻+刻蚀，在源区和P+区上打开接触孔，后续金属会填进去，形成欧姆接触。

▲ 源区接触孔（CT1）刻蚀完成

[步骤15] 栅极接触孔（CT2）

在栅极多晶硅上开接触孔，让金属能接触到栅极。

▲ 栅极接触孔（CT2）刻蚀完成

[步骤16] 正面金属化（Top Metal）

在晶圆正面蒸镀/溅射金属（通常是Al或AlSi），填充接触孔，形成金属布线，把源极、栅极引出来。

▲ 正面金属化（Top Metal）完成

[步骤17-18] 钝化（PA + PI）

先后淀积PA（氮化硅钝化层）和PI（聚酰亚胺钝化层），把金属布线保护起来，防止外界水汽和污染侵入。PI是最外层，像芯片的"皮肤"。

▲ PA/PI 钝化层沉积完成

[步骤19] 化镀/镀锡（CPL）

在金属焊盘区域镀上一层锡，方便后续封装打线或贴片焊接。

[步骤20] 背面金属化（BGBM）

翻转晶圆，在背面蒸镀金属，形成漏极（Drain）的集电极。功率MOSFET的电流是从正面流到背面的。背面先减薄（从~350μm磨到100-180μm），再沉积Ti/Ni/Ag多层金属堆叠。

▲ 背面金属化（BGBM）完成

阶段五：测试与分选（步骤21-26）

[步骤21] 老化测试（Burn-in） — 高温通电加应力，筛选早期失效器件。

[步骤22] CP测试（Chip Probe） — 探针扎每个芯片，测Vth、漏电流、导通电阻，生成晶圆地图。

[步骤23] 离散点筛选（PAT） — 把参数偏离批次均值太多的芯片挑出来，即使绝对值在规格范围内。

[步骤24] 芯片切割（SAW） — 金刚石刀片把晶圆切成一颗颗独立的die。

[步骤25] 芯片缺陷扫描（AVI Scan） — 光学扫描检查崩边、裂纹、沾污。

[步骤26] 出货检查（OQA） — 最终验货，核对数量、状态、包装。

四、Q&A 答疑

Q：PI层导电吗？

A：不导电。PI（聚酰亚胺）是有机高分子绝缘材料，作用只有两个——防潮和机械保护。你可以理解成芯片的"塑料壳"，什么都不导。

Q：打绑定线的时候会破坏PA和PI层吗？

A：不破坏。PA和PI在焊盘（Bond Pad）位置本来就被光刻+刻蚀开窗了，金属是裸露的供打线使用。更准确的说法是：正是因为PA/PI在焊盘位置被开窗了，才能打线。

Q：dv/dt有正负，感应电压也有正负吧？

A：是的。MOSFET关断时漏极电压从低到高，正dv/dt，耦合出正向感应电压；开通时反向。但场氧击穿看的是电压差的绝对值，正负只决定是正向击穿还是反向击穿，结果都是"穿了"。

Q：为什么晶圆是圆的？

A：首先晶棒是圆的；其次圆形便于均匀涂光刻胶；然后圆形的晶圆能减小边缘应力，防止边缘芯片碎裂。

SiC 超级结（Super Junction）工艺技术全解析

Sun, 08 Mar 2026 20:19:34 +0800

SiC 超级结（Super Junction）工艺技术全解析

一、核心技术原理与主流工艺路线

1. 核心技术原理

超级结技术由我国陈星弼院士首创，核心是电荷补偿原理，通过在器件漂移区构建交替排列的 P 型柱与 N 型柱结构，打破传统功率器件 “比导通电阻 Ron,sp 与击穿电压 VB 呈 2.5 次方” 的硅极限关系，将其降至 1.32 次方乃至准线性的 1.03 次方瀚天天成。

将该结构引入 SiC 材料后，可充分结合 SiC 宽禁带、高临界击穿电场、高热导率的本征优势，在维持高击穿电压的同时，大幅降低漂移区导通电阻，实现高耐压、低导通损耗、高开关速度的三者兼顾。尤其在 1200V 及以上高压场景，SiC 超级结器件的比导通电阻可较传统 SiC 沟槽 MOSFET 再降低 30% 以上，是 SiC 功率器件突破单极性能极限、替代高压 IGBT 的核心技术路线。

2. 主流工艺路线

目前 SiC 超级结的制备主要分为两大技术路线，核心差异在于 P/N 柱的成型方式，二者优缺点对比如下：

表格

工艺路线	核心流程	核心优势	核心瓶颈
多次外延 + 离子注入法	循环执行 5-20 次外延生长 + Al 离子注入，通过多层堆叠形成纵向连续的 P 型柱	工艺兼容性强，每层掺杂剂量可灵活调整，P/N 柱形貌均匀性好，器件动态特性优	工艺步骤繁琐，生产成本极高；SiC 杂质扩散系数极低，无法通过高温扩散实现纵向连通，层间对准难度大
深沟槽刻蚀 + 外延回填法	在 N 型漂移层上干法刻蚀高深宽比深沟槽，再通过选择性外延填充 P 型 SiC，经 CMP 平坦化形成 P 型柱	工艺步骤少，量产成本潜力大，P/N 柱垂直度高，适合高耐压等级器件	刻蚀形貌与侧壁损伤控制难度大，高深宽比沟槽外延填充易出现空洞、小面生长、晶格缺陷等问题

此外，还有半超结（Semi-SJ）、埋层式电荷平衡等衍生结构，其中半超结结构通过部分深度的 P 柱设计，在性能与工艺难度间实现折中，已在 SiC SBD 器件中实现性能突破。

二、核心工艺难点

SiC 超级结是 SiC 功率器件领域的工艺天花板，核心难点源于 SiC 材料本征特性与超结结构严苛的工艺要求，主要集中在 6 个维度：

1. 纳米级电荷平衡精准控制

超结器件的性能对 P/N 柱的电荷失衡极度敏感，一旦电荷失配度超过 5%，击穿电压会急剧下降、漏电流指数级上升，甚至出现器件失效。而 SiC 材料掺杂激活率低、工艺窗口窄，P 型 Al 掺杂的激活率通常不足 70%，且晶圆内、晶圆间的掺杂均匀性波动，都会导致电荷平衡失控，是量产化的核心瓶颈。

2. 高深宽比深沟槽刻蚀工艺挑战

1200V 等级 SiC 超级结需要 10μm 以上的深沟槽，3300V 以上等级则需要 40μm 以上的沟槽，深宽比普遍超过 10:1，极端场景达 20:1。而 SiC 硬度高、化学稳定性极强，干法刻蚀速率仅为 Si 的 1/5-1/10，刻蚀过程中极易出现：

沟槽侧壁粗糙度超标、垂直度偏差，导致电场集中，击穿电压劣化；
刻蚀引入的晶格损伤与表面缺陷，成为载流子复合中心，加剧器件漏电与可靠性衰减；
晶圆级刻蚀均匀性不足，导致整片晶圆的器件参数离散性过大，良率大幅下降瀚天天成。

3. 沟槽外延填充与晶体质量控制

SiC 的晶体结构具有强各向异性，深沟槽刻蚀后会暴露不同晶面，不同晶面的外延生长速率差异极大，极易出现小面生长、沟槽顶部提前闭合、底部空洞等缺陷。这些微米级甚至纳米级的空洞，会导致器件在高温高压工作下出现热失控、击穿失效，是沟槽法路线的头号技术难题。同时，填充外延的掺杂均匀性、与衬底的晶格匹配度，也直接决定了器件的导通性能与长期可靠性。

4. 掺杂与高温激活的缺陷难题

SiC 的 P 型 Al 掺杂、N 型 N 掺杂都需要 1600℃以上的高温退火才能实现激活，而超结结构需要深注入、高剂量的掺杂，高温退火过程中极易出现：

表面粗糙度急剧上升、晶格畸变，甚至引入层错、位错等扩展缺陷；
掺杂原子的纵向 / 横向再分布，破坏 P/N 柱的设计形貌与电荷平衡；
退火后掺杂激活率不足，导致导通电阻远超设计值，性能不达预期。

5. 栅氧与终端结构集成可靠性

SiC/SiO2 界面的界面态密度本就远高于 Si/SiO2 体系，而超级结的深沟槽结构，使得侧壁栅氧的生长质量更难控制，界面态问题进一步加剧，导致器件阈值电压漂移、栅氧击穿、长期工作可靠性下降。同时，超结结构的终端设计需要与 P/N 柱的电场分布精准匹配，避免终端提前击穿，设计复杂度与工艺难度远高于传统 SiC MOSFET。

6. 量产良率与成本控制

SiC 衬底本身的微管、位错等缺陷密度远高于 Si，叠加超结结构多步复杂工艺的缺陷累积，导致器件良率提升难度极大。同时，多次外延路线的高昂时间与物料成本、沟槽路线的高端刻蚀 / 外延设备投入，都使得 SiC 超级结器件的量产成本居高不下，制约了大规模商业化应用。

三、国内外开发现状

1. 海外开发状况

海外厂商与科研机构起步早，已完成从实验室原型到工程化验证的跨越，整体处于全球领先地位，形成欧美、日本两大技术阵营：

（1）欧美厂商

英飞凌：作为硅基超结（CoolMOS）的发明者，是 SiC 超级结技术的核心推动者。基于 200mm SiC 产线，已完成 1200V/1700V SiC 超级结 MOSFET 的原型开发，比导通电阻较同耐压等级 CoolSiC 沟槽 MOSFET 降低 40% 以上，重点布局车规与新能源场景，计划 2028 年前实现车规级产品量产。
意法半导体（ST）：与 CEA-Leti 合作，在实验室实现 1200V SiC 超级结 MOSFET 原型，比导通电阻低至 0.9mΩ・cm²，突破传统 SiC 单极器件的性能极限，同步推进 8 英寸产线的工艺适配，重点配套汽车电子客户。
Wolfspeed / 安森美：Wolfspeed 基于 6/8 英寸 SiC 衬底产线，完成 3300V 高压 SiC 超级结器件的原型验证，重点面向电网、轨道交通场景；安森美收购 GeneSiC 后，整合超结技术储备，推进 1200V 车规级 SiC 超级结器件的工程化开发。

（2）日本厂商与科研机构

东芝：率先实现半超结 SiC SBD 的技术突破，开发的 650V 半超结 SBD 在 175℃高温下，导通电阻较传统 SiC SBD 降低 35%，有效解决了高温下电阻飙升的行业痛点，已完成样品验证，计划 2027 年实现量产。同时，其 1200V 全超结 MOSFET 原型已通过可靠性测试，重点布局车载 OBC 与光伏场景。
日本产业技术综合研究所（AIST）：全球最早实现 SiC 超级结器件的机构之一，2019 年率先完成 6500V 超高压 SiC 超级结 MOSFET 开发，同时验证了多次外延、沟槽回填两条技术路线的可行性，为行业提供了核心技术参考。
罗姆 / 三菱电机：罗姆将 SiC 超级结纳入第七代 SiC 器件技术路线，重点优化沟槽填充工艺，目标 2028 年实现量产；三菱电机在第四代沟槽 SiC MOSFET 基础上，推进 3300V 超结器件开发，重点面向轨道交通与电网应用，计划 2030 年前实现商业化。

2. 国内开发状况

国内 SiC 超级结技术起步稍晚，但产学研协同推进迅速，已实现核心工艺突破，从基础研究逐步迈向工程化验证阶段：

（1）科研端核心突破

电子科技大学：作为超结技术发源地，与瀚天天成等企业联合攻关，2026 年 2 月突破碳化硅超结深槽外延关键制造工艺，攻克了深槽刻蚀填充的世界性难题，实现了高深宽比沟槽的无空洞、无缺陷外延填充，为国产高性能超结碳化硅器件奠定了核心基础瀚天天成。
浙江大学、中科院微电子所：完成 1200V SiC 超级结 MOSFET 的原型开发，通过优化多次外延工艺，解决了层间对准与电荷平衡控制难题，器件击穿电压达到 1350V，比导通电阻低至 1.8mΩ・cm²，达到国际同期先进水平。
深圳平湖实验室、西安电子科技大学：在沟槽型 SiC 超结工艺上实现突破，开发了无离子注入的沟槽超结工艺方案，优化了深沟槽刻蚀与侧壁钝化技术，降低了工艺复杂度与缺陷密度，重点面向工业与新能源场景。

（2）产业端布局进展

瀚天天成：国内 SiC 外延龙头，2026 年 2 月联合产学研单位实现 SiC 超结深槽外延关键工艺突破，具备了超结器件全流程工艺开发能力，同步推进 12 英寸 SiC 外延与超结工艺的适配，是国内最接近量产化的厂商之一瀚天天成。
比亚迪半导体、斯达半导：基于自身 SiC MOSFET 量产产线，布局 1200V 车规级 SiC 超级结器件研发，重点针对新能源汽车 800V 高压平台需求，完成器件结构设计与工艺验证，进入样品测试阶段。
中车时代电气、三安光电：中车时代电气聚焦 3300V 及以上高压超结器件，面向轨道交通与柔性直流输电场景，完成原型器件开发；三安光电依托 SiC 全产业链布局，推进 6/8 英寸 SiC 超结工艺的工程化开发，重点布局光储与工业市场。

整体来看，国内在实验室原型层面已追平国际先进水平，但在量产工艺稳定性、良率控制、车规级可靠性验证等方面，与海外头部厂商仍有 3-5 年的差距，核心工艺设备与材料也仍存在一定的进口依赖。

四、市场应用场景

SiC 超级结器件凭借 “更低损耗、更高功率密度、更高耐压” 的核心优势，核心瞄准传统 SiC MOSFET 性能不足、硅基 IGBT 损耗过高的市场空白，核心应用场景集中在五大领域：

1. 新能源汽车（第一大应用市场）

核心场景：800V 高压平台主驱逆变器、车载 OBC、DC-DC 转换器、480kW 以上超充桩。
核心价值：相比传统 SiC MOSFET，超级结器件可使逆变器导通损耗降低 30% 以上，系统效率提升 2%-3%，电动车续航提升 5%-8%；同时可减小散热系统体积与重量，适配超充平台的高频、高压、大电流工况。预计 2030 年，车用 SiC 器件市场规模将突破 49 亿美元，其中超级结器件将在 800V 高压平台实现主流渗透。

2. 新能源发电与储能

核心场景：1500V 组串式光伏逆变器、储能 PCS、风电变流器。
核心价值：可将光伏逆变器转换效率提升至 99.2% 以上，年发电量增益 1.5%-2%，同时大幅降低散热成本，提升设备功率密度。在储能系统中，可降低 PCS 的双向转换损耗，提升储能系统充放电效率，适配大储、户储的高频化、高功率密度趋势。预计 2030 年，光储领域 SiC 器件市场规模将达到 50 亿美元级，超级结器件将成为 1700V 及以上高压场景的主流方案。

3. 工业与 AI 数据中心

核心场景：工业 UPS、焊接电源、电机驱动、AI 服务器高压直流电源、数据中心固态变压器。
核心价值：AI 服务器机柜功率从 15kW 飙升至 100kW 以上，800V 高压直流供电成为必然趋势，SiC 超级结器件可显著降低电源转换损耗，使系统 PUE 值降至 1.1 以下，能耗降低 30% 以上。在工业场景中，可提升开关频率，减小无源器件体积，实现工业电源的小型化、轻量化。

4. 高压输配电与轨道交通

核心场景：柔性直流输电、电网 SVG、轨道交通牵引变流器、工业高压变频器。
核心价值：3300V/6500V 高压 SiC 超级结器件，可替代传统硅基 IGBT，解决 IGBT 开关损耗高、频率受限的痛点，大幅提升牵引变流器、柔性直流输电系统的效率与稳定性，减小设备体积与重量，是轨道交通电动化、电网智能化的核心核心器件。

5. 航空航天与特种应用

核心场景：航空电源、卫星电源系统、深空探测装备、核聚变装置。
核心价值：结合 SiC 材料耐高温、抗辐射的本征优势，超级结器件可在 - 55℃~200℃极端环境下稳定工作，同时实现高功率密度、低损耗，大幅降低航空航天装备的电源系统重量，提升极端环境下的可靠性，是特种电力电子系统的理想方案。

五、未来发展趋势

1. 技术发展趋势

结构创新持续迭代：从半超结向全超结结构演进，衍生出阶梯掺杂 P/N 柱、屏蔽栅 + 超结复合结构、横向超结等创新结构，进一步优化电荷平衡鲁棒性，兼顾导通损耗与开关特性；同时，超结结构与 SBD、JFET 的集成化设计，将成为重要发展方向，实现单芯片多功能集成。
核心工艺量产突破：沟槽刻蚀 + 外延回填路线将成为主流，干法刻蚀技术向更高深宽比、低损伤、高均匀性升级，选择性外延技术实现无空洞、无缺陷的沟槽填充；8/12 英寸大尺寸晶圆工艺适配加速，通过大尺寸晶圆摊薄生产成本，推动工艺从工程化验证迈向大规模量产。
可靠性与车规化加速落地：围绕车规级 AEC-Q101 标准，优化栅氧界面钝化、缺陷控制、终端设计技术，解决器件长期工作的阈值漂移、双极性退化、雪崩耐量不足等痛点，提升器件的高温稳定性与长期可靠性，满足车载、工业等场景的严苛寿命要求。
电压等级双向拓展：一方面向超高压方向发展，突破 10kV 以上电压等级，面向智能电网、轨道交通等场景，替代传统高压 IGBT；另一方面向中低压方向延伸，650V/750V 等级器件面向数据中心、新能源汽车辅驱等场景，与硅基超结、GaN 器件形成差异化竞争。
异质集成与系统级封装：SiC 超级结器件与驱动 IC、传感电路、保护电路的单芯片集成，以及与金刚石、GaN 等材料的异质集成，将成为长期发展方向；同时，适配 SiC 超级结高频、高温特性的银烧结、双面散热等先进封装技术加速成熟，推动系统级功率模块的性能跃升。

2. 产业发展趋势

量产化进程加速，成本持续下探：预计 2027-2028 年，8 英寸 SiC 晶圆将实现成熟量产，叠加超结工艺良率提升，器件成本将较当前下降 50% 以上，突破商业化应用的成本瓶颈，从高端市场向中低端市场全面渗透。
全产业链协同发展：衬底、外延、器件、封装、设备、应用全产业链协同创新，衬底向低缺陷、大尺寸升级，外延设备、干法刻蚀机等核心装备国产化加速，构建自主可控的 SiC 超级结产业生态。
国产替代进程提速：国内产学研协同突破核心工艺瓶颈，预计 2028 年前实现 1200V 车规级 SiC 超级结器件的量产，在新能源汽车、光储等核心市场实现国产替代，逐步缩小与海外头部厂商的差距。
应用场景持续扩容：随着性能提升与成本下降，SiC 超级结器件的应用将从新能源汽车、光储两大核心市场，向白色家电、消费电子、机器人、智能电网等更多场景拓展，预计 2030 年全球 SiC 功率器件市场规模将突破 160 亿美元，超级结器件将成为中高压市场的主流技术路线之一。
行业标准体系逐步完善：围绕 SiC 超级结器件的设计、制造、测试、可靠性验证的全球标准与国内标准加速建立，规范行业发展，推动技术与应用的协同成熟。
SiC超级结工艺技术全解析.pptx

OpenClaw之父「Peter Steinberger」的人生故事

Sun, 22 Feb 2026 10:39:36 +0800

Peter Steinberger（彼得・斯坦伯格）的人生，是一段从乡村少年到顶级开发者、从财富自由到职业倦怠、再到以OpenClaw引爆 AI 代理时代的传奇，核心是 “创造即意义” 的自我救赎与技术理想主义的回归。

一、早年：乡村少年的编程启蒙（1980s–2000s）

出身与起点：出生并成长于奥地利乡村，14 岁时因一位访客的电脑接触编程，从此痴迷。
教育与早期职业：在维也纳技术大学攻读软件工程；毕业后先在 LOYTEC electronics 做工程师，后赴硅谷任 Scribd 高级 iOS 工程师，还回母校教授移动开发。
关键特质：从早期就展现出极强的独立解决问题与动手实现的能力。

二、PSPDFKit 时代：13 年打造 PDF 隐形冠军（2011–2021）

诞生契机：2011 年，在等待美国工作签证的 6 个月里，他发现 iPad 上 PDF 渲染体验极差，于是从零开发PSPDFKit（PDF 处理 SDK）。
商业成就：

完全白手起家，无外部融资，将其打造成全球 PDF 领域的 “隐形冠军”。
代码被苹果、Dropbox、迪士尼、IBM等采用，运行在超 10 亿台设备上。
2021 年 10 月，以超 1 亿欧元价格出售大部分股份，实现财务自由，退出日常管理。

代价与倦怠：13 年高强度创业，被 CEO 的 “人事事务”（董事会、融资、客户、团队管理）耗尽精力，陷入严重职业倦怠。他坦言：“公司成了我的身份，当它消失后，几乎什么都没剩下”。

三、隐退三年：寻找意义的 “游荡期”（2022–2025）

彻底放空：卖掉公司后，他从科技圈消失三年，环游世界、开派对、换国家居住，尝试用享乐填补空虚。
自我重建：

做心理治疗、健身、冥想，找回内心平静。
创办线下聚会ClaudeCodeAnonymous（后更名AgentsAnonymous），与 AI 爱好者交流小项目，重燃创造乐趣。
他的感悟：“你无法‘找到’目的，你只能‘创造’它”。

四、OpenClaw 诞生：一小时原型引爆 AI 代理革命（2025.11–2026.2）

初心与原型：2025 年 11 月，不满 AI 仅停留在 “对话”，他仅用 1 小时将聊天软件与 Claude Code 连接，做出初代Clawdbot（Telegram 机器人），用于远程操控电脑。
快速迭代与爆火：

因商标争议，一周内两次更名：Clawdbot → Moltbot → OpenClaw（“Open” 代表开源，“Claw” 寓意精准执行）。
核心定位：本地运行、自主执行任务的开源 AI 代理，能接管电脑操作、处理邮件、预订行程等。
2026 年初，GitHub 星标一周破 10 万，增速超 Linux，成为现象级开源项目。
他单月提交超 600 次代码，以 “凌晨 5 点讨论、6 点写代码、中午发版” 的节奏推进。

巨头争抢：项目爆火仅 2 天，OpenAI 与 Meta 同时发出邀约；2026 年 2 月 15 日，他宣布加入 OpenAI，领导 “下一代个人智能体” 团队，并承诺OpenClaw 保持开源、独立运营。

五、人生哲学与核心特质

创造即意义：从 PSPDFKit 到 OpenClaw，始终以 “解决真实痛点、亲手创造” 为核心动力。
独立与自由：厌恶大公司官僚与管理内耗，偏爱独立开发、快速迭代、社区驱动的模式。
开源理想主义：OpenClaw 的使命是让 AI 真正为普通人服务、推动智能体技术普及，而非商业变现。
持续进化：从移动 SDK 到 AI 代理，始终站在技术前沿，以 “龙虾蜕皮” 的精神不断突破自我。

六、时间线（关键节点）

Peter Steinberger 的故事证明：真正的技术理想主义者，永远能在创造中找到重生的力量。OpenClaw 不仅是一款工具，更是他对 “AI 应为人所用、而非束缚人” 的信念践行。

什么是 SiC Trench MOSFET？

Sun, 08 Feb 2026 10:05:43 +0800

SiC（碳化硅）Trench MOSFET（沟槽栅场效应管）是功率半导体领域的核心器件之一。相较于传统的平面MOSFET（Planar MOSFET），其在沟槽（Trench）结构中形成通道，能够极大提升电流密度并降低比导通电阻（Rds(on)）。以下是关于该技术的最新研究进展与应用概况。

1. 什么是 SiC Trench MOSFET？

SiC Trench MOSFET 是一种利用垂直结构（Vertical）和沟槽栅（Trench Gate）设计的功率开关器件。其核心是将栅氧化层沉积在硅化硅（SiC）基底的沟槽侧壁上，而不是像平面MOSFET那样仅在顶部沉积。这种结构允许在相同芯片面积下容纳更多的沟道（Channel），从而实现更低的开关电阻[[1]][[2]]。

2. 核心技术进展与结构创新

近年来，SiC Trench MOSFET 的技术突破主要集中在降低栅氧电场、减小元胞尺寸以及集成二极管上。

2.1 栅氧电场屏蔽结构

由于沟槽结构的高电场集中效应，栅氧化层极易在沟槽底部受损。为了解决这一问题，研究人员提出了多种屏蔽（Shielding）结构：

直接屏蔽（Direct Shielding）：在沟槽底部直接埋入P型屏蔽层（如P+ Shield），降低沟槽底部的电场强度。该结构可实现高耐压（如1400V），但会增加寄生JFET电阻[[3]][[4]]。
间接屏蔽（Indirect Shielding）：在沟槽侧壁引入P型沟槽（Double Trench），通过侧壁引流来分散电场。这是目前最成熟的商业化方案，平衡了耐压与导通电阻[[5]]。
三维屏蔽（3D Shielding）：如日本电装（Denso）提出的3D屏蔽结构，利用间断的P层在三维方向上降低电场，显著提升高频性能[[6]]。
非对称屏蔽（Asymmetric Shielding）：通过倾斜注入技术（Oblique Implantation）形成非对称的屏蔽结构，实现更紧凑的元胞尺寸（<3.2μm）[[7]]。

[ly_pay_hide]

2.2 超结（Superjunction）技术

为了突破比导通电阻的理论极限，研究者开始探索SiC的超结技术。虽然相对于硅的超结技术成熟度较低，但已有研究显示通过多次外延或特定结构的沟槽技术，可以实现更低的Rds(on)[[8]]。

2.3 集成二极管（Integrated Diode）

现代SiC Trench MOSFET 通常集成了肖特基势垒二极管（SBD），以提高整流效率并防止反向电流造成的损坏[[9]]。

3. 最新的商业化产品与性能指标

截至2025年，全球主要半导体厂商（如Wolfspeed、Rohm、Infineon、Mitsubishi等）已实现多款SiC Trench MOSFET的批量生产：

耐压与电流密度：主流产品已覆盖400V至1700V的电压范围。典型的600V/40A器件的比导通电阻已突破2.0mΩ·cm²[[10]]。
动态特性：通过优化的屏蔽结构，新一代器件在短路承受能力（Short-Circuit Capability）和开关速度上有显著提升。例如，Mitsubishi的MIT2-MOSFET在1.56kV耐压下实现了仅1.84mΩ·cm²的比导通电阻[[11]]。
可靠性：针对单粒子效应（SEE）和热循环疲劳的研究表明，现代器件的临界阈值（LET）和失效电压（SEB）已经大幅提升，具备更强的抗辐射能力[[12]]。

4. 未来趋势与挑战

元胞尺寸极限：随着屏蔽结构的引入，器件的元胞尺寸（Cell Pitch）难以无限缩小，寄生电阻成为新的瓶颈[[13]]。
成本与工艺：SiC材料成本高，且沟槽刻蚀（ICP Etching）和高能离子注入（Ion Implantation）是关键工艺，工艺缺陷（如晶格损伤）需要通过高温退火等后处理手段修复[[14]][[15]]。
可靠性测试：针对SiC的高电场特性，需要进行更严格的阈值电压漂移（Vth Drift）和体二极管（Body Diode）可靠性评估[[16]]。

总结：SiC Trench MOSFET 通过结构创新（如屏蔽层优化和二极管集成），在降低功耗、提升开关速度方面展现了巨大的优势，是电动汽车、风能光伏逆变器和航空航天电源等高要求场景的核心技术。

[/ly_pay_hide]

分享：SiC 功率元器件基础

Sun, 30 Nov 2025 10:42:00 +0800

近年来，在“功率元器件”或“功率半导体”等产品中，旨在以低损耗处理大功率的二极管、晶体管以及模块产品备受瞩目。这是因为，要想解决全球面临的 “节能化”和“小型化” 课题，必然需要更高效率、更高性能的功率元器件。至于“功率元器件”具体应该基于怎样的定义来分类，目前大概尚无明确的分类，不过大体上可以分为进行高电压大功率AC-DC转换或功率开关的二极管和MOSFET、以及模块化之后用于逆变器等输出级的功率模块等。

本手册将介绍在功率元器件应用中在各方面表现优于以往硅（以下简称“Si”）半导体的碳化硅（以下简称“SiC”）半导体“SiC 功率元器件”的基础知识。 SiC 是在热、化学、机械方面都非常稳定的化合物半导体，在功率元器件重要的参数上都表现非常优异。作为元素， SiC 具有优于Si半导体的低阻值，而且可以高速工作、在高温环境下工作，能够大幅度削减从电力传输到实际应用设备的各种功率转换过程中的能量损耗。

采用SiC半导体制成的功率器件SiC肖特基势垒二极管和 SiC MOSFET 已于 2010 年＊1 开始量产销售，由 SiC MOSFET 和 SiC SBD 构成的“全 SiC”功率模块也已于 2012 年＊1实现量产。另外，第3代SiC器件已经投入量产，而且相应的技术发展速度很快。 *1：ROHM在日本国内或全球实现首次量产本手册主要是面向对SiC还不太熟悉的工程师编写的，包括SiC的物理性质和优点等基础内容，还通过与Si器件的比较介绍了SiC肖特基势垒二极管和SiC MOSFET的特性和使用方法上的不同。在手册的最后，还介绍了作为电源级进行优化并具有诸多优势的全SiC模块。鉴于SiC功率元器件在节能和小型化方面的出色表现，希望通过本手册帮助您加深对SiC功率元器件的了解，在使用时更加得心应手。

37页PDF资料分享：

通过网盘分享的文件：SiC 功率元器件基础.pdf

链接: https://pan.baidu.com/s/1LgTOAOlCKv5GHr80fOf3uQ?pwd=axra 提取码: axra

SiC 功率器件・模块应用笔记

Sun, 30 Nov 2025 10:22:40 +0800

85页PDF笔记分享（SiC 功率器件・模块应用笔记；部分截图）

《SiC功率器件・模块应用笔记》知识大纲总结

一、SiC半导体基础

SiC材料特性

绝缘击穿场强是Si的10倍，带隙是Si的3倍
适合制作高压、高效率功率器件
4H-SiC是功率器件的主流多型体

SiC功率器件优势

"高耐压"、"低导通电阻"、"高频"三大特性兼备
与Si器件相比，单位面积导通电阻可降低至1/300
无需使用IGBT等双极型器件即可实现高压、低损耗

二、SiC SBD（肖特基势垒二极管）特性

器件结构与优势

多数载流子器件，无少数载流子积聚现象
反向恢复损耗大幅减小，可达Si FRD的1/10以下

关键特性

正向电压(VF)与Si FRD相当，约1V
温度升高时VF增大，不易发生热失控
反向恢复电流几乎不受温度和正向电流影响

使用注意事项

串联使用不推荐（电压均衡困难）
并联使用无需均衡电路，但需使用相同批次产品

三、SiC MOSFET特性

器件结构与优势

无需电导率调制即可实现高压、低导通电阻
无IGBT的拖尾电流，关断损耗大幅减小(约90%)

关键参数特性

标准化导通电阻(RonA)远低于Si MOSFET
推荐栅极驱动电压18V(非传统10-15V)
导通电阻温度系数较低(650V产品更小)
体二极管具有超快速反向恢复特性(与SBD相当)

开关特性

开关损耗温度依存性小(25-175℃范围内稳定)
开关速度受外接栅极电阻影响显著
漏极电流增大时，开通速度变慢，关断速度变快

第三代沟槽栅极结构

通过沟槽结构降低沟道电阻
关断时栅极氧化膜电场强度降低35%
RonA比第二代产品减小约50%

四、SiC器件应用关键技术

栅极驱动设计

推荐驱动电压：18V左右
推荐外接栅极电阻：几Ω(小阻值)
推荐死区时间：根据应用条件确定
需考虑误导通对策和负浪涌对策

封装技术

开尔文源极封装(TO-247-4L)：解决源极电感影响
有效改善开关损耗，尤其在大电流条件下

PCB Layout设计

驱动回路与主电路返回布线应分离
减少源极电感影响，提高开关性能

五、SiC功率模块

模块特征

集成SiC SBD和MOSFET
具有NTC热敏电阻，用于温度监控
与IGBT模块相比，开关损耗大幅降低

模块优势

与IGBT模块相比，总开关损耗可降低约90%
反向恢复损耗(Err)、开通损耗(Eon)、关断损耗(Eoff)均显著降低

应用注意事项

误导通对策
RBSOA(反向偏置安全工作区)特性
二极管在小电流、窄脉宽通电时的VDS浪涌问题

六、可靠性考量

SiC SBD可靠性

dV/dt损坏、dI/dt损坏的预防
高温高湿测试(HV-H3TRB)验证

SiC MOSFET可靠性

栅极氧化膜可靠性
阈值稳定性(正/负偏压)
短路耐量
dV/dt损坏预防
功率循环可靠性

七、典型应用场景

电源转换

功率因数校正(PFC)电路
Boost斩波、降压斩波、升压斩波
图腾柱PFC
反激式转换器

工业应用

电动汽车充电器
光伏发电系统功率调节器
服务器电源
工业设备电源
电机驱动

高频应用

通过高频化(50kHz以上)实现变压器/滤波器小型化
降低被动器件尺寸，提高功率密度

核心价值总结

SiC功率器件通过其独特的材料特性，实现了传统Si器件无法达到的"高耐压、低导通电阻、高频开关"三大特性，大幅降低了开关损耗，提高了系统效率。在应用中需特别注意栅极驱动设计、PCB Layout、浪涌保护等问题，以充分发挥SiC器件的优势。随着SiC技术的不断发展，其应用范围将从高端电源系统扩展到更广泛的工业和消费电子领域。

下载地址：

通过网盘分享的文件：SiC功率器件&模块应用笔记.pdf

链接: https://pan.baidu.com/s/1SbZBHSHkQeqbahSSMkv6rA?pwd=88vz 提取码: 88vz