一颗SiC芯片的诞生:晶胞结构+26步工艺全流程图解

博主2个月前 (06-24)第三代半导体301

一颗SiC芯片的诞生:晶胞结构+26步工艺全流程图解

从一块裸露的SiC晶圆,到一颗能扛1200V高压的MOSFET芯片,中间经历了什么?26步工艺,每一层薄膜、每一次光刻、每一轮离子注入,都有它的道理。今天这篇,我们把晶胞结构从头到尾掰开揉碎讲清楚,再带你走完整个生产流程——配图版,建议收藏


? 全文约 5000字 | 配图 14张 | 适合芯片设计/工艺/应用工程师 | 文末附 Q&A 答疑

image.png

▲ SiC MOSFET 晶胞结构与工艺全览


一、晶胞结构:从外到内一层层看

SiC MOSFET芯片是由大量晶胞(Cell)并联构成的。晶胞与晶胞之间用P+区做电气隔离。下面这个表格,把每一层的名字、作用和导电性都列清楚了——建议收藏,随时翻查


image.png


▲ SiC MOSFET 晶胞三维结构示意


image.png


▲ 晶胞截面结构放大图

▼ SiC MOSFET 晶胞截面结构层次表 ▼

层次
名称
作用
导电性
最外层
PI(聚酰亚胺)
有机保护膜,防潮、缓冲封装应力
不导电
次外层
PA(钝化层)
氮化硅或SiO₂,芯片最终密封
不导电
金属层
Source Metal
Al或Al-Cu合金,绑定焊线、打火烧结的位置
导电
焊盘
Gate Pad
Al或Al-Cu合金,接入栅极驱动信号的大焊盘
导电
隔离层
ILD(层间介质)
SiO₂,隔离金属层与下方多晶硅层
不导电
厚氧化层
FOX(场氧化层)
SiO₂,~0.8μm厚,隔离金属与硅衬底
不导电
电极
Poly(多晶硅)
栅极电极本身,同时在场氧上方延伸形成场板
导电
栅氧化层
GOX
隔离栅极poly和沟道,厚度较薄(~50nm)
不导电
JFET区
N- JFET
掺杂浓度略大于N-漂移区,补偿导通电阻
导电
漂移区
N-epi
外延生长的单晶SiC,承受高压的核心区
半导
衬底
N-sub
单晶SiC,器件底部接触
半导
最底层
Drain(漏极金属)
多层金属堆叠(Ni/Ti/Ag),欧姆接触+电流扩展
导电

二、四个核心概念

2.1 Poly(多晶硅)—— 栅极的"骨架"

Poly在这里有两重身份

第一身份:栅极电极。MOSFET的栅极本质上就是一层poly,覆盖在薄氧化层(GOX)上方。给栅极加电压,poly下的半导体表面就会反型,形成导电沟道。

第二身份:场板(Field Plate)。poly不只存在于栅极下方——它会延伸到器件表面其他区域(尤其是终端区域),形成"场板"。场板的作用是平滑耗尽层边缘的电场分布,防止电场在某个点过于集中而导致提前击穿。

>> 点击阅读全文
《一颗SiC芯片的诞生:晶胞结构+26步工艺全流程图解》.docx
将本文下载保存,方便收藏和打印
导出文档

发表评论

访客

看不清,换一张

◎欢迎参与讨论,请在这里发表您的看法和观点。