SiC 超级结(Super Junction)工艺技术全解析

博主4个月前 (03-08)半导体技术精帖646

SiC 超级结(Super Junction)工艺技术全解析

image.png

一、核心技术原理与主流工艺路线

1. 核心技术原理

将该结构引入 SiC 材料后,可充分结合 SiC 宽禁带、高临界击穿电场、高热导率的本征优势,在维持高击穿电压的同时,大幅降低漂移区导通电阻,实现高耐压、低导通损耗、高开关速度的三者兼顾。尤其在 1200V 及以上高压场景,SiC 超级结器件的比导通电阻可较传统 SiC 沟槽 MOSFET 再降低 30% 以上,是 SiC 功率器件突破单极性能极限、替代高压 IGBT 的核心技术路线。

2. 主流工艺路线

目前 SiC 超级结的制备主要分为两大技术路线,核心差异在于 P/N 柱的成型方式,二者优缺点对比如下:
表格
工艺路线核心流程核心优势核心瓶颈
多次外延 + 离子注入法循环执行 5-20 次外延生长 + Al 离子注入,通过多层堆叠形成纵向连续的 P 型柱工艺兼容性强,每层掺杂剂量可灵活调整,P/N 柱形貌均匀性好,器件动态特性优工艺步骤繁琐,生产成本极高;SiC 杂质扩散系数极低,无法通过高温扩散实现纵向连通,层间对准难度大
深沟槽刻蚀 + 外延回填法在 N 型漂移层上干法刻蚀高深宽比深沟槽,再通过选择性外延填充 P 型 SiC,经 CMP 平坦化形成 P 型柱工艺步骤少,量产成本潜力大,P/N 柱垂直度高,适合高耐压等级器件刻蚀形貌与侧壁损伤控制难度大,高深宽比沟槽外延填充易出现空洞、小面生长、晶格缺陷等问题
此外,还有半超结(Semi-SJ)、埋层式电荷平衡等衍生结构,其中半超结结构通过部分深度的 P 柱设计,在性能与工艺难度间实现折中,已在 SiC SBD 器件中实现性能突破。

二、核心工艺难点

SiC 超级结是 SiC 功率器件领域的工艺天花板,核心难点源于 SiC 材料本征特性与超结结构严苛的工艺要求,主要集中在 6 个维度:

1. 纳米级电荷平衡精准控制

超结器件的性能对 P/N 柱的电荷失衡极度敏感,一旦电荷失配度超过 5%,击穿电压会急剧下降、漏电流指数级上升,甚至出现器件失效。而 SiC 材料掺杂激活率低、工艺窗口窄,P 型 Al 掺杂的激活率通常不足 70%,且晶圆内、晶圆间的掺杂均匀性波动,都会导致电荷平衡失控,是量产化的核心瓶颈。

2. 高深宽比深沟槽刻蚀工艺挑战

1200V 等级 SiC 超级结需要 10μm 以上的深沟槽,3300V 以上等级则需要 40μm 以上的沟槽,深宽比普遍超过 10:1,极端场景达 20:1。而 SiC 硬度高、化学稳定性极强,干法刻蚀速率仅为 Si 的 1/5-1/10,刻蚀过程中极易出现:
>> 点击阅读全文
《SiC 超级结(Super Junction)工艺技术全解析》.docx
将本文下载保存,方便收藏和打印
导出文档

发表评论

访客

看不清,换一张

◎欢迎参与讨论,请在这里发表您的看法和观点。