解析碳化硅外延材料产业链
与传统硅功率器件制作工艺不同的是，碳化硅功率器件不能直接制作在碳化硅单晶材料上，必须在导通型单晶衬底上额外生长高质量的外延材料，并在外延层上制造各类器件。碳化硅一般采用PVT方法，温度高达2000多度，且加工周期比较长，产出比较低，因而碳化硅衬底的成本是非常高的。碳化硅外延过程和硅基本上差不多，在温度设计以及设备的结构设计不太一样。在器件制备方面，由于材料的特殊性，器件过程的加工和硅不同的是，采用
晶圆原材料工艺
为什么IC是方的晶圆却做成圆的?
来源：吴川斌的博客最近看到台积电的3nm晶圆厂确定选址在台湾南部科学工业园区台南园区的消息，报道中的一张贴图引起了老wu的兴趣。图片显示的是台积电的工作人员手捧晶圆的照片，晶圆是圆形的，我们见过的IC都是方形的，把晶圆做成圆形的岂不是浪费材料吗？如下图所示，感觉晶圆周围那些光刻不全的IC都没法用了… 晶圆（英语：Wafer）是指硅半导体集成电路制作所用的硅芯片，由于其形状为圆形，故称为晶
晶圆制备–如何从沙子到wafer？
 我们所讲的半导体制造，它的载体一定是晶圆(Wafer)，这个东西是怎么来的？我们今天就来好好讲讲。  前面讲N-Si和P-Si掺杂的时候讲过了，我们的Si一定都是单晶晶格的，而掺杂的原子必须跑到它的晶格上与Si形成共用电子对的共价键后多出电子或空穴而参与导电，如果我们用了多晶或者非晶，这些没有规律的结构导致我们无法掌控他的载流子迁移率所以无法控制它的电性，所以我们的
晶圆制备–绝缘体上硅(SOI) （转）
最近半导体界比较hot的新闻比较多，抛开我们公司(tsmc, 2330)和友公司的10nm和7nm互相宣传外，另外一个新闻便是GlobalFoundry(俗称女朋友)7月14日高调宣布22nm的FD-SOI制程的“22FDX"制程平台。这可是全球首家，当制程节点走向28nm以下时就不得不进入FinFET时代，这可是结构的变化，很多器件模型可谓翻天覆地的变化，设计难度和成本增加很多很多。如果有一家能
晶圆制备–外延(Epitaxy) （转）
上一篇文章专题介绍晶圆制备，如何制备集成电路制造专用的衬底晶圆片？我们一般6/8寸的logic、MS制程用的都是抛光片(polish wafer)，这种圆片都是在坩埚里面单晶直拉法拉的晶棒(ingot)，然后切割(saw)成一片片的wafer，再经过抛光退火形成最终的Wafer卖给FAB。但是这种CZ法(单晶直拉法)做出来的wafer最大的问题就是因为坩埚会带入含碳或含氧的杂质，而这些杂质会在晶格
晶圆制备–如何从沙子到wafer？ （转）
我们所讲的半导体制造，它的载体一定是晶圆(Wafer)，这个东西是怎么来的？我们今天就来好好讲讲。前面讲N-Si和P-Si掺杂的时候讲过了，我们的Si一定都是单晶晶格的，而掺杂的原子必须跑到它的晶格上与Si形成共用电子对的共价键后多出电子或空穴而参与导电，如果我们用了多晶或者非晶，这些没有规律的结构导致我们无法掌控他的载流子迁移率所以无法控制它的电性，所以我们的wafer一定要是是Si的单晶。当然
