静电保护(ESD)原理和设计–Part-2 （转）
本文转自芯苑，ic-garden.cn （由于芯苑会经常关闭站点，故转载存留）随着摩尔定律的进一步缩小，器件尺寸越来越小，结深越来越浅，GOX越来越薄，所以静电击穿越来越容易，而且在Advance制程里面，Silicide引入也会让静电击穿变得更加尖锐，所以几乎所有的芯片设计都要克服静电击穿问题。静电放电保护可以从FAB端的Process解决，也可以从IC设计端的Layout来设计，所以你会看到P
ESD
经典：CMOS寄生特性之SnapBack/Latchup (转)
本文转自芯苑，ic-garden.cn （由于芯苑会经常关闭站点，故转载存留）Snap-Back和Latch-up应该是CMOS寄生特性里面最经典的理论了，其实他两个是同一个东西，都是NMOS和PMOS的寄生三极管等效电路开启进入正反馈状态下的回路导通状态，叫做Snap-back是因为当寄生回路触发导通之后，会迅速进入低阻状态，所以I-V曲线迂回呈现负阻状态，所以叫做Snap-back(侧重工作区
静电保护(ESD)原理和设计–Part-1 （转）
本文转自芯苑，ic-garden.cn （由于芯苑会经常关闭站点，故转载存留） 一直想给大家讲讲ESD的理论，很经典。但是由于理论性太强，如果前面那些器件理论以及snap-back理论不懂的话，这个大家也不要浪费时间看了。任何理论都是一环套一环的，如果你不会画鸡蛋，注定了你就不会画大卫。静电放电(ESD: Electrostatic Discharge)，应该是造成所有电子元器
