SiC/GaN功率半导体封装和可靠性评估技术
内容简介Content Description本书重点介绍全球功率半导体行业发展潮流中的宽禁带功率半导体封装的基本原理和器件可靠性评价技术。书中以封装为核心，由熟悉各个领域前沿的专家详细解释当前的状况和问题。主要章节为宽禁带功率半导体的现状和封装、模块结构和可靠性问题、引线键合技术、芯片贴装技术、模塑树脂技术、绝缘基板技术、冷却散热技术、可靠性评估和检查技术等。尽管极端环境中的材料退化机制尚未明晰
可靠性
可靠性系列-Gate Oxide Degradation
可靠性系列文章将主要介绍可靠性相关的概念及失效机理。01 MOS(Metal-Oxide-Semiconductor)MOSFET(以下简称MOS管)是集成电路芯片的基本组成单元之一，由金属(M)-氧化物(O)-半导体(S)组成。如今Gate材料多用多晶硅(Poly-Si)材料了，为了进一步降低中间氧化层的厚度也用上了HfO2等High-K材料，不过大家还是习惯称其为MOS管。一个典型的MOS管有
栅极介质层的质量评估 (GOI) （转）
随着MOSFET的尺寸越来越小，栅极介质层的厚度也是越来越薄。作为MOSFET的核心，Gate OXide的可靠性一直都是最主要的制约器件是否可以量产的因素之一。前面我们几乎讲完了Gate Electrode和Gate Dielectric两个部分，今天我们该趁热打铁把Gate Dielectric的可靠性讲完，其实就是我们FAB里面经常讲的GOI测试。
pMOSFET的可靠性-NBTI （转）
当我们提起NMOS的可靠性的时候，大家随口就说HCI (Hot Carrier Injection)，她主要是由于短沟道效应导致的电子碰撞产生电子空穴对，而空穴被垂直栅极电场推进了substrate就成了Isub，而电子被Inject到gate端，与Si/SiO2的界面Si-H键碰撞使得Si-H键破裂重新产生界面陷阱电荷(Dit)，但是NMOS的Dit是产生在靠近Drain端的Gate OX哦，因为那里是pinch-off点，载流子最多碰撞几率最高。
半导体厂商如何做芯片的出厂测试？
我觉得这个问题就是为我量身定制的！作为前Teradyne ATE工程师，现AMD DFT+数字IC设计工程师，以亲身项目经验，来谈谈这个问题。先来说一下完整的测试流程，再针对题主的两个问题回答一下。一、芯片测试概述芯片测试分两个阶段，一个是CP（Chip Probing）测试，也就是晶圆（Wafer）测试。另外一个是FT（Final Test）测试，也就是把芯片封装好再进行的测试。CP测试的目的就
