日本Mini Fab投产，0.5英寸的晶圆将搅起怎样的浪花？
据报道，日本横河电机将日本最早的AIST 最小晶圆厂（Mini Fab）项目投入生产。它使用0.5英寸的晶圆，并且不需要洁净室即可操作。
晶圆
揭秘半导体制造全流程
当听到“半导体”这个词时，你会想到什么？它听起来复杂且遥远，但其实已经渗透到我们生活的各个方面：从智能手机、笔记本电脑、信用卡到地铁，我们日常生活所依赖的各种物品都用到了半导体。每个半导体产品的制造都需要数百个工艺，泛林集团将整个制造过程分为八个步骤：晶圆加工-氧化-光刻-刻蚀-薄膜沉积-互连-测试-封装。为帮助大家了解和认识半导体及相关工艺，我们将以三期微信推送，为大家逐一介绍上述每个步骤。
晶圆制备–如何从沙子到wafer？ （转）
我们所讲的半导体制造，它的载体一定是晶圆(Wafer)，这个东西是怎么来的？我们今天就来好好讲讲。前面讲N-Si和P-Si掺杂的时候讲过了，我们的Si一定都是单晶晶格的，而掺杂的原子必须跑到它的晶格上与Si形成共用电子对的共价键后多出电子或空穴而参与导电，如果我们用了多晶或者非晶，这些没有规律的结构导致我们无法掌控他的载流子迁移率所以无法控制它的电性，所以我们的wafer一定要是是Si的单晶。当然
2019全球晶圆代工情况梳理
来源：芯思想 作者：赵元闯本文不包括CIDM和VIDM项目。一、工艺制程篇1、中芯国际2019年第一季度，12nm工艺开发进入客户导入阶段，第二代FinFET N+1研发取得突破，进度超过预期。第二季度14纳米FinFET制程进入客户风险量产阶段，2019年第四季实现小批量生产。第二代FinFET N+1技术平台已开始进入客户导入。2、华虹集团2019年，华虹集团坚持先进工艺和成熟工艺并举，构建集
晶圆制备–外延(Epitaxy) （转）
上一篇文章专题介绍晶圆制备，如何制备集成电路制造专用的衬底晶圆片？我们一般6/8寸的logic、MS制程用的都是抛光片(polish wafer)，这种圆片都是在坩埚里面单晶直拉法拉的晶棒(ingot)，然后切割(saw)成一片片的wafer，再经过抛光退火形成最终的Wafer卖给FAB。但是这种CZ法(单晶直拉法)做出来的wafer最大的问题就是因为坩埚会带入含碳或含氧的杂质，而这些杂质会在晶格
碳化硅，为何让人又爱又恨？(转)
作为半导体材料具有优异的性能，尤其是用于功率转换和控制的功率元器件。但SiC在天然环境下非常罕见，最早是人们在太阳系刚诞生的46亿年前的陨石中发现了少量这种物质，因此其又被称为“经历46亿年时光之旅的半导体材料”。Yole在近日发布的《功率碳化硅(SiC)：材料、器件及应用-2019版》报告中预计，到2024年，碳化硅功率半导体市场规模将增长至20亿美元，2018-2024年期间的复合年增长率将高
“芯”无远虑，必有近忧 ----FD-SOI与FinFET工艺，谁将接替Bulk CMOS?
“传统Bulk CMOS工艺技术将在20nm走到尽头，必须用创新的思路和方法寻找新的替代工艺。”----IBS主席兼 CEO Handel Jones现在，大量IC采用体硅CMOS（Bulk CMOS）工艺技术实现，这是一种制造成本低、性能较高和具备不错低功耗性能的成熟技术，但是，当工艺节点升级到20nm左右时，Bulk CMOS将无法获得等比例缩小的性能、成本和功耗优势，很多业者认为B
晶圆制备–如何从沙子到wafer？
 我们所讲的半导体制造，它的载体一定是晶圆(Wafer)，这个东西是怎么来的？我们今天就来好好讲讲。  前面讲N-Si和P-Si掺杂的时候讲过了，我们的Si一定都是单晶晶格的，而掺杂的原子必须跑到它的晶格上与Si形成共用电子对的共价键后多出电子或空穴而参与导电，如果我们用了多晶或者非晶，这些没有规律的结构导致我们无法掌控他的载流子迁移率所以无法控制它的电性，所以我们的
为什么IC是方的晶圆却做成圆的?
来源：吴川斌的博客最近看到台积电的3nm晶圆厂确定选址在台湾南部科学工业园区台南园区的消息，报道中的一张贴图引起了老wu的兴趣。图片显示的是台积电的工作人员手捧晶圆的照片，晶圆是圆形的，我们见过的IC都是方形的，把晶圆做成圆形的岂不是浪费材料吗？如下图所示，感觉晶圆周围那些光刻不全的IC都没法用了… 晶圆（英语：Wafer）是指硅半导体集成电路制作所用的硅芯片，由于其形状为圆形，故称为晶
半导体晶圆制造基础知识
1. ZERO OXIDE 的作用是什么？第一是为后序的ZERO PHOTO时做PR的隔离，防止PR直接与Si接触，造成污染。PR中所含的有机物很难清洗。第二，WAFTER MARK是用激光来打的，在Si表面引致的融渣会落在OXIDE上，不会对衬底造成损伤。第三是通过高温过程改变Si表面清洁度。2.
