Design

静电保护(ESD)原理和设计–Part-2 (转)

本文转自芯苑,ic-garden.cn (由于芯苑会经常关闭站点,故转载存留)随着摩尔定律的进一步缩小,器件尺寸越来越小,结深越来越浅,GOX越来越薄,所以静电击穿越来越容易,而且在Advance制程里面,Silicide引入也会让静电击穿变得更加尖锐,所以几乎所有的芯片设计都要克服静电击穿问题。静电放电保护可以从FAB端的Process解决,也可以从IC设计端的Layout来设计,所以你会看到P

Design与FAB的桥梁1-《SPICE Model》(转)

本文转自芯苑,ic-garden.cn (由于芯苑会经常关闭站点,故转载存留)说起电路,很多朋友会很自然的想起高中物理的电路实验,一个灯泡加一个开关和一个电池用导线链接起来,对,那是我们最早接触的电路。后来上大学了,我们对电路的理解变成了实验室里的面包板(BreadBoard)上插入很多电子元件(电阻、发光二极管等)来验证我们的实验结果,高级点的会用到印刷电路板,也就是我们讲的PCB板,我记得我们

静电保护(ESD)原理和设计–Part-1 (转)

本文转自芯苑,ic-garden.cn (由于芯苑会经常关闭站点,故转载存留) 一直想给大家讲讲ESD的理论,很经典。但是由于理论性太强,如果前面那些器件理论以及snap-back理论不懂的话,这个大家也不要浪费时间看了。任何理论都是一环套一环的,如果你不会画鸡蛋,注定了你就不会画大卫。静电放电(ESD: Electrostatic Discharge),应该是造成所有电子元器

Design与FAB的桥梁2-《Design Rule》 (转)

本文转自芯苑,ic-garden.cn (由于芯苑会经常关闭站点,故转载存留)上一章讲完了SPICE Model,它是Design与FAB的第一道桥梁,如果它用我们的Model做电路仿真能够得出他需要的输入输出特性,则表示我们制程和电性参数是符合他们要求的。那接下来他们需要通过第二道桥梁“Design Rule-设计规则”来将他的电路转换成Layout/版图,然后通过tape-out做成光罩,我们

“芯”无远虑,必有近忧 ----FD-SOI与FinFET工艺,谁将接替Bulk CMOS?

“传统Bulk CMOS工艺技术将在20nm走到尽头,必须用创新的思路和方法寻找新的替代工艺。”----IBS主席兼 CEO Handel Jones现在,大量IC采用体硅CMOS(Bulk CMOS)工艺技术实现,这是一种制造成本低、性能较高和具备不错低功耗性能的成熟技术,但是,当工艺节点升级到20nm左右时,Bulk CMOS将无法获得等比例缩小的性能、成本和功耗优势,很多业者认为B

常见硬件设计5种EDA工具分享

EDA简介  EDA是电子设计自动化(Electronics Design AutomaTIon)的缩写,在20世纪60年代中期从计算机辅助设计(CAD)、计算机辅助制造(CAM)、计算机辅助测试(CAT)和计算机辅助工程(CAE)的概念发展而来的。  20世纪90年代,国际上电子和计算机技术较为先进的国家,一直在积极探索新的电子电路设计方法,并在设计方法、

胡说IC 菜鸟工程师完美进阶

 基本信息 书名:胡说IC-菜鸟工程师进阶 ISBN:9787121229107 作者:胡运旺 出版社:电子工业出版社 出版时间:2014-05 其他信息 定价:231.00 装帧:平装 纸张:胶版纸 页数:248 字数:298 开本:16开 版次:1&ems

模拟CMOS集成电路设计第2版

书名:模拟CMOS集成电路设计定价:138.00出版社:西安交通大学出版社版次:第2版第22次印刷出版时间:2018年12月开本:16开作者:[美]毕查德·拉扎维装帧:平装页数:724字数:1131000ISBN编码:9787569309928内容介绍本书是模拟CMOS集成电路设计方面的经典教材,介绍模拟CMOS集成电路的分析与设计,着重讲解该技术的很新进展和设计实例,从MOSFET器件的基本物理