Spacer/侧墙制程-由来已久！ （转）
本文转自芯苑，ic-garden.cn （由于芯苑会经常关闭站点，故转载存留）在讲Spacer的Process理论之前，先讲下Spacer的作用，为什么要有这么个结构？这样你们才能永远记住它。我们这些80后做半导体PIE的一出道就接触的是1.0um以下，我们称之为亚微米制程(到0.25um以下，我们称之为深亚微米, deep sub-micron)。而我们在亚微米以及深亚微米时代随着栅极长度/沟道
制造工艺技术
MOS器件理论之–DIBL, GIDL （转）
前面几乎讲了MOS的结构原理，热载流子(HCI)，穿通(Punch Trough)，亚阈值(Swing/St)，长沟、短沟、宽沟、窄沟等特性。几乎基本的都讲完了，还剩下一点就是DIBL和GIDL了(以前在学校，我总分不清这两个关系)，后面再说Burried Channel和Poly Gate Depletion吧，貌似还
几张藏图让你学习熟悉半导体行业 （转）
这些图都是我十年前的心血啊，现在贡献出来给大家学习下，不然放在家里都发霉了。希望对刚入行的人有帮助吧。
对Fab PIE 的最确切解读
内容摘自网络。谨以此帖献给那些在Fab 拼搏的PE和EE们.其实PIE也是不容易的!( Q3 e7 E6 K* C) S! ~PIE确实不容易，这句话作为开场白。很多人都想做PIE，包括应届生，有经验的module，我想原因很简单，在fab中，PIE学到东西最多，技术含量最高，最容易跳槽。我的意思并不是PIE一定比PE更牛，而是说在半导体整个技术层面上来说，PIE更加全面，因此也带来一个
栅极介质层的质量评估 (GOI) （转）
随着MOSFET的尺寸越来越小，栅极介质层的厚度也是越来越薄。作为MOSFET的核心，Gate OXide的可靠性一直都是最主要的制约器件是否可以量产的因素之一。前面我们几乎讲完了Gate Electrode和Gate Dielectric两个部分，今天我们该趁热打铁把Gate Dielectric的可靠性讲完，其实就是我们FAB里面经常讲的GOI测试。
Implant SIMS笔记(离子注入机二次离子质谱笔记)
首先，我们来看下什么是SIMS？ 技术原理（https://www.ma-tek.com/zh-cn/services/index/Pro_category_06）材料经由带有能量的入射离子轰击而产生二次离子，二次离子经加速后进入二次离子质谱分析系统运用电、磁场的偏转将离子按不同质量分
pMOSFET的可靠性-NBTI （转）
当我们提起NMOS的可靠性的时候，大家随口就说HCI (Hot Carrier Injection)，她主要是由于短沟道效应导致的电子碰撞产生电子空穴对，而空穴被垂直栅极电场推进了substrate就成了Isub，而电子被Inject到gate端，与Si/SiO2的界面Si-H键碰撞使得Si-H键破裂重新产生界面陷阱电荷(Dit)，但是NMOS的Dit是产生在靠近Drain端的Gate OX哦，因为那里是pinch-off点，载流子最多碰撞几率最高。
半导体芯片制造中 BPSG 是什么？
硼磷硅玻璃（boro-phospho-silicate-glass，BPSG）：这是一种掺硼的SiO2玻璃。可采用CVD方法（SiH4+O2+PH3+B2H6，400oC~450oC）来制备。BPSG与PSG（磷硅玻璃）一样，在高温下的流动性较好，广泛用作为半导体芯片表面平坦性好的层间绝缘膜。PSG要求的回流温度很高大约1100℃，高温处理容易引起杂质浓度再扩散和硅片变形，以往PSG增加P的含量可
制造部黑话，你懂多少？ （转）
Fab生产早会，云集各营运部门的精英，听制造部报告各项指标，听厂长review，您是否云里雾里不知所云？如果看过财务报表，其实大同小异，都是关系到公司管理营运的技术指标，这里我给您做个扫盲吧。
专题-6: Unit Process–Implantation (离子植入) （转）
本文转自芯苑，ic-garden.cn （由于芯苑会经常关闭站点，故转载存留） 今天比较累，10点刚下班。还是写吧，马上要周末了。主题依然是单向工艺，离子植入(Ion Implantation)。我们一直在讲P-Si和N-Si，里面掺了硼或者磷。那么这些掺杂的东西怎么进去的？早期都是扩散进去的，把掺杂的东西涂在wafer表面，然后丢进管子。这个很古老，而且剂量/深度什么的都不好控制。后来
