集成电路设计的“新思路”(转)
写这篇文章时作者脑洞大开，提出了几个全新的概念，例如立方体集成电路Cubic IC，等时传输区域ITA，李特思空间LITS，有效功能体积EFV，阅读的时候，读者也需要打开脑洞，发挥想象力。
摩尔定律
专题-1: Unit Process–Photolithography （转）
本文转自芯苑，ic-garden.cn （由于芯苑会经常关闭站点，故转载存留） 随着半导体特征尺寸(Moore's Law)下降，需要越来越小的波长得到更小的曝光线宽(大波长容易衍射)。5、6寸时代都是g-line/i-line，8寸开始i-line/DUV了。HMDS是一种蒸汽，在Coat光阻之前必须在HMDS蒸气中熏一会，有助于光阻的表面粘附性(Contact Angle)，Coat
台积电：半导体的四个时代
第32届超大规模集成电路设计/CAD研讨会最近在线上召开。今年活动的主题是“IC驱动智能生活创新”。在模拟和射频、EDA和测试、数字和系统以及新兴技术方面有许多出色的演讲。台积电设计技术平台副总裁的Suk Lee发表了题为“摩尔定律与半导体的第四时代”的主题演讲。任何试图从半导体行业的传奇和动荡的历史中
基于XILINX的28nm从三重氧化物到HIGH-K详细分析与前景
近10年来，当集成电路进入亚微米阶段，当人们享受到摩尔定律带来的好处时， 一朵乌云，一直笼罩在集成电路业界的上空，就是越来越严重的跑冒滴漏现象。 作为集成电路的最基本组成单元，晶体管，当尺寸越来越小的时候，漏电缺越来越严重，不仅传统漏电的地方漏，本来不该漏电的地方也开始从涓涓细流满满发展成波涛汹涌。 就像上图的那个漏水的水龙头。刚开始，漏水的地方主要是出水口和进水口直接的部分， 因为水流主要在这里
“芯”无远虑，必有近忧 ----FD-SOI与FinFET工艺，谁将接替Bulk CMOS?
“传统Bulk CMOS工艺技术将在20nm走到尽头，必须用创新的思路和方法寻找新的替代工艺。”----IBS主席兼 CEO Handel Jones现在，大量IC采用体硅CMOS（Bulk CMOS）工艺技术实现，这是一种制造成本低、性能较高和具备不错低功耗性能的成熟技术，但是，当工艺节点升级到20nm左右时，Bulk CMOS将无法获得等比例缩小的性能、成本和功耗优势，很多业者认为B
刻蚀极致工艺——光刻（烧脑篇）
转自：微信公众号 显示汇，微信号Display_Sea光刻机分为紫外光源（UV）、深紫外光源(DUV)、极紫外光源（EUV）。按照发展轨迹，最早的光刻机光源即为汞灯产生的紫外光源（UV）。之后行业领域内采用准分子激光的深紫外光源（DUV），将波长进一步缩小到ArF的193 nm。由于遇到了技术发展障碍，ArF加浸入技术成为主流。想当年整个芯片工业，各家包括intel ,GF, 台积电，三星都在三星
静电保护(ESD)原理和设计–Part-2 （转）
本文转自芯苑，ic-garden.cn （由于芯苑会经常关闭站点，故转载存留）随着摩尔定律的进一步缩小，器件尺寸越来越小，结深越来越浅，GOX越来越薄，所以静电击穿越来越容易，而且在Advance制程里面，Silicide引入也会让静电击穿变得更加尖锐，所以几乎所有的芯片设计都要克服静电击穿问题。静电放电保护可以从FAB端的Process解决，也可以从IC设计端的Layout来设计，所以你会看到P
一张图读懂半导体芯片制程
一张图读懂半导体芯片制程来源：Technews科技新报常听到媒体在讨论台积电或三星的半导体技术正进展到几纳米，各位读者是否真的知道这代表什么意思呢？所谓的纳米制程对半导体业而言到底多重要，又与摩尔定律、FinFET 及 EUV 等常见关键字有什么关联呢？本文带您一探中国台湾地区半导体发展以及制程技术。
张忠谋交大EMBA 课堂摘要
张忠谋交大EMBA 课堂摘要30年实战经验九月廿三日起，半导体产业龙头台积电董事长张忠谋多了一项称呼－张教授。他将在交大企业管理研究所开课，将他纵横国际高科技战场卅多年的经验，首次浓缩为条理分明的精华，传授给学生。对新的职衔，他个人不觉得有什么特别的感受，但希望学生都能「抛弃成见，没有包袱」的来听课。近年来，张忠谋因为经常演讲、出版自传，是媒体曝光率相当高的一位企业家。今年暑假之后他要在
