芯片制造工艺

1. 首页
2. 芯片制造工艺

芯片制造工艺问答025：N-well implant打入P31, 120KeV. 请估计光阻厚度最少应有多厚?

Ans 一般光阻厚度必须至少等于离子植入Projection range (Rp) 加上四倍的 Projected standard deviation (DRp), usually define PR thickness as 0.0001% transmission, from data table: P31 @Energy = 120keV, PR masking material thic

工艺技术问答 2021年09月19日 83 点赞 0 评论 2937 浏览

芯片制造工艺问答031：Gate oxide厚度如何Monitor? 其量测误差为何? 在线如何控制厚度保持定值?

Ans Gate oxide厚度Monitor: 每个RUN需将控片(C/W)与产品芯片一起进炉管, 控片(C/W)分别摆放在上, 中, 下位置. 在oxidegrowth后以椭圆测厚仪(ellipsometer)测量thin oxide thickness.Within wafer uniformity: (芯片内九点之MAX-MIN) / (2×九点之平均值)Wafer to wafe

工艺技术问答 2021年10月03日 84 点赞 0 评论 2894 浏览

芯片制造工艺问答024： Vt IMP的目的为何? 对产品电性有何影响?

Ans Vt implant is used to adjust threshold voltage of transistors, useful in CMOS Vt matching and device current adjusting. Since it is quite shallow, it can be used without seriously degrading of sub

工艺技术问答 2021年09月19日 82 点赞 0 评论 2857 浏览

芯片制造工艺问答030：Gate oxide 前制程B-Clean的目的为何? 其中的APM dip time会影响什么产品参数?

Ans Remove Si surface particles, metal Ion, organic,micro-roughness and native Oxide. --> Use 22220A,where SPM (CR) 1min to remove light organic, 100:1 HF 3min to remove any nativeoxide, and AP

工艺技术问答 2021年10月03日 81 点赞 0 评论 2834 浏览

芯片制造工艺问答029：Gate oxide 成长有哪些重要考虑?

Ans 降低成长速率以利厚度均匀度控制 --> 采用dry oxide, or low flow rate/temperature wetoxide. 温度随产品技术演进而降低使用Cl-离子growth, etch方式, 减少金属污染. --> 采用合乎环保的Trans-LC作为Cl离子来源低温出炉, 以降低Si/SiO2的oxide fixed charge density.

工艺技术问答 2021年10月03日 80 点赞 0 评论 2755 浏览

芯片制造工艺问答013： 何谓Epi-Wafer? 对产品有何影响?

Ans Epi_wafer: 在single crystal wafer上再dep一层single crystal SiImprove the performance of bipolar transistor, with high breakdown voltage of the collector-substrate junction and low collector resistance.

工艺技术问答 2021年09月19日 80 点赞 0 评论 2735 浏览

芯片制造工艺问答001：为何需要Start Oxide?

Ans     For zero layer PHO process, before PHO PR deposition, there need buffer oxide to isolate PR material on touch with Si. è Zero layer is designed by ASML stepper system.Preve

工艺技术问答 2021年09月12日 82 点赞 0 评论 2707 浏览

芯片制造工艺问答028：请问0.18um Gate oxide thickness从理论计算应能承受多少MV/cm @1pA 漏电

工艺技术问答 2021年10月03日 81 点赞 0 评论 2698 浏览

芯片制造工艺问答007：何谓LOCOS? Typical process flow?

LOCOS 为Local Oxidation 的简称在先进的集成电路制程中，可以在面积的硅表面上挤进多达数十万的MOS晶体管，为了使晶体管与晶体管间的操作不受到对方的干扰，必需将每个集成电路上的晶体管，与其它的晶体管相隔离，避免产生短路。在0.25 um制程之前，LOCOS是被普遍使用的绝缘隔离制程，因为它非常简单。以下为0.30 UM TPDM SRAM Technology LOCOS pro

工艺技术问答 2021年09月15日 80 点赞 0 评论 2533 浏览

芯片制造工艺问答022：热磷酸对Si3N4, Oxide的蚀刻率分别是多少? 蚀刻率可控制因子为何?

Ans 50:1 HF E/R 53+-5A/min of SiOxNy = 120~150A, 220sec to etch 175A SiOxNyH3PO4 E/R is 60+-6A/min for SIN, 1.5 A/min ~0.25 A/min for oxide, for new H3PO4 acid the [Si] is low and oxide E/R is high bu

工艺技术问答 2021年09月19日 80 点赞 0 评论 2532 浏览