HighK工艺

栅极介质层的变迁(Gate Dielectric) (转)

本文转自芯苑,ic-garden.cn (由于芯苑会经常关闭站点,故转载存留)昨天已经讲完了栅极材料的演变(Gate Electrode),当然伴随它一起的自然就是栅极介质层(Gate Dielectric),记住我讲的是栅极介质层,不是我们平常讲的栅极氧化层(Gate Oxide),早期我们讲的MOSFET的介质层就是我们狭义讲的Oxide,但是随着Moore's Law的scale down,

所谓的High K工艺用的是什么?

所谓的High K工艺用的是什么?请问各位大神知道High-K和Low-K最新的制作工艺主要是用什么工艺么?PVE?ECD?我看last Gate工艺流程的提到的离子注入用的具体又是什么方法?为什么由于离子注入,first Gate工艺流程中的Gate contact会受到加热,从而影响性能?另外我记得好像一两年前High-K和Low-K还是不能做到一个芯片里的,虽然把他们一起运用理论上会得到更好