晶圆制备–外延(Epitaxy) （转）
上一篇文章专题介绍晶圆制备，如何制备集成电路制造专用的衬底晶圆片？我们一般6/8寸的logic、MS制程用的都是抛光片(polish wafer)，这种圆片都是在坩埚里面单晶直拉法拉的晶棒(ingot)，然后切割(saw)成一片片的wafer，再经过抛光退火形成最终的Wafer卖给FAB。但是这种CZ法(单晶直拉法)做出来的wafer最大的问题就是因为坩埚会带入含碳或含氧的杂质，而这些杂质会在晶格
热门图集
纳米集成电路制造工艺(第2版)张汝京
图解芯片技术
芯路 一书读懂集成电路产业的现在与未来
半导体制造工艺基础
最近更新
晶圆制备–如何从沙子到wafer？ （转）
我们所讲的半导体制造，它的载体一定是晶圆(Wafer)，这个东西是怎么来的？我们今天就来好好讲讲。前面讲N-Si和P-Si掺杂的时候讲过了，我们的Si一定都是单晶晶格的，而掺杂的原子必须跑到它的晶格上与Si形成共用电子对的共价键后多出电子或空穴而参与导电，如果我们用了多晶或者非晶，这些没有规律的结构导致我们无法掌控他的载流子迁移率所以无法控制它的电性，所以我们的wafer一定要是是Si的单晶。当然
微影制程之《Mask/Reticle》篇 （转）
黄光的部分应该只剩下光罩了，你复制图形，一定的有底片吧，其实光罩就是我们洗照片的底片。我们照相都是先拍照获得底片，再用底片去复制图形/照片，而我们的Mask shop就类似照相的拍出底片，而我们的黄光就是利用底片/光罩来复制转移图形。光罩(土话叫光刻版)，英文名叫Mask，也叫Reticle(因为早期的对位是十字线)。通常有5寸和6寸两种大小，5寸光罩主要用于5寸和6寸的FAB生产线，而6寸光罩主
Semiconductor Technology Introduction
ContentsList of Figures VIIList of Tables XI1 Fundamentals 11.1 The atomic structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11.1.1 The atomic model . . . . . . . . . . . . .
pMOSFET的可靠性-NBTI （转）
当我们提起NMOS的可靠性的时候，大家随口就说HCI (Hot Carrier Injection)，她主要是由于短沟道效应导致的电子碰撞产生电子空穴对，而空穴被垂直栅极电场推进了substrate就成了Isub，而电子被Inject到gate端，与Si/SiO2的界面Si-H键碰撞使得Si-H键破裂重新产生界面陷阱电荷(Dit)，但是NMOS的Dit是产生在靠近Drain端的Gate OX哦，因为那里是pinch-off点，载流子最多碰撞几率最高。
超级好用的个人日程管理系统免费发放
免费的下载地址：http://www.iccourt.com/richeng/publish.html一、源码特点 整个日程控件，可以分为日视图、周视图、月视图等等，当然还有一些不常用的时间线、甘特图等，本例我们来关注控件的使用以及这几个视图的处理二、菜单功能 1.
0.18um LOGIC FLOW 问题参考答案
ZERO OXIDE 的作用是什么？
第一是为后序的ZERO PHOTO时做PR的隔离，防止PR直接与Si接触，造成污染。
PR中所含的有机物很难清洗。
第二，WAFTER MARK是用激光来打的，在Si表面引致的融渣会落在OXIDE上，不
会对衬底造成损伤。
第三是通过高温过程改变Si表面清洁度。
栅极介质层的质量评估 (GOI) （转）
随着MOSFET的尺寸越来越小，栅极介质层的厚度也是越来越薄。作为MOSFET的核心，Gate OXide的可靠性一直都是最主要的制约器件是否可以量产的因素之一。前面我们几乎讲完了Gate Electrode和Gate Dielectric两个部分，今天我们该趁热打铁把Gate Dielectric的可靠性讲完，其实就是我们FAB里面经常讲的GOI测试。
