集成电路制造工艺与工程应用

基本信息

书名:集成电路制造工艺与工程应用

定价：99元

作者:温德通 著

出版社：机械工业出版社

出版日期：2018-09-01

ISBN：9787111598305

字数：360000

页码：241

版次：

装帧：平装

开本：16开

商品重量：

编辑推荐

适读人群 ：集成电路设计工程师，半导体行业从业者，微电子和集成电路专业师生

内容提要

《集成电路制造工艺与工程应用》以实际应用为出发点，对集成电路制造的主流工艺技术进行了逐一介绍，例如应变硅技术、HKMG技术、SOI技术和FinFET技术，然后从工艺整合的角度，通过图文对照的形式对典型工艺进行介绍，例如隔离技术的发展、硬掩膜版工艺技术、LDD工艺技术、Salicide工艺技术、ESD IMP工艺技术、AL和Cu金属互连。然后把这些工艺技术应用于实际工艺流程中，通过实例让读者能快速的掌握具体工艺技术的实际应用。

《集成电路制造工艺与工程应用》旨在向从事半导体行业的朋友介绍半导体工艺技术，给业内人士提供简单易懂并且与实际应用相结合的参考书。本书也可供微电子学与集成电路专业的学生和教师阅读参考。

目录

专家推荐

写作缘由与编写过程

致谢

章 引言

1.1崛起的CMOS工艺制程技术

1.1.1 双极型工艺制程技术简介

1.1.2 PMOS工艺制程技术简介

1.1.3 NMOS工艺制程技术简介

1.1.4 CMOS工艺制程技术简介

1.2 特殊工艺制程技术

1.2.1 BiCMOS工艺制程技术简介

1.2.2 BCD工艺制程技术简介

1.2.3 HV- CMOS工艺制程技术简介

1.3 MOS集成电路的发展历史

1.4 MOS器件的发展和面临的挑战

参考文献

第2章 先进工艺制程技术

2.1 应变硅工艺技术

2.1.1 应变硅技术的概况

2.1.2 应变硅技术的物理机理

2.1.3 源漏嵌入SiC应变技术

2.1.4 源漏嵌入SiGe应变技术

2.1.5 应力记忆技术

2.1.6 接触刻蚀阻挡层应变技术

2.2 HKMG工艺技术

2.2.1 栅介质层的发展和面临的挑战

2.2.2 衬底量子效应

2.2.3 多晶硅栅耗尽效应

2.2.4 等效栅氧化层厚度

2.2.5 栅直接隧穿漏电流

2.2.6 高介电常数介质层

2.2.7 HKMG工艺技术

2.2.8 金属嵌入多晶硅栅工艺技术

2.2.9 金属替代栅极工艺技术

2.3 SOI工艺技术

2.3.1 SOS技术

2.3.2 SOI技术

2.3.3 PD- SOI

2.3.4 FD- SOI

2.4 FinFET和UTB-SOI工艺技术

2.4.1 FinFET的发展概况

2.4.2 FinFET和UTB- SOI的原理

2.4.3 FinFET工艺技术

参考文献

第3章 工艺集成

3.1 隔离技术

3.1.1 pn结隔离技术

3.1.2 LOCOS（硅局部氧化）隔离技术

3.1.3 STI（浅沟槽）隔离技术

3.1.4 LOD效应

3.2 硬掩膜版工艺技术

3.2.1 硬掩膜版工艺技术简介

3.2.2 硬掩膜版工艺技术的工程应用

3.3 漏致势垒降低效应和沟道离子注入

3.3.1 漏致势垒降低效应

3.3.2 晕环离子注入

3.3.3 浅源漏结深

3.3.4 倒掺杂阱

3.3.5 阱邻近效应

3.3.6 反短沟道效应

3.4 热载流子注入效应和轻掺杂漏（LDD）工艺技术

3.4.1 热载流子注入效应简介

3.4.2 双扩散漏（DDD）和轻掺杂漏（LDD）工艺技术

3.4.3 侧墙（Spacer Sidewall）工艺技术

3.4.4 轻掺杂漏离子注入和侧墙工艺技术的工程应用

3.5 金属硅化物技术

3.5.1 Polycide工艺技术

3.5.2 Salicide工艺技术

3.5.3 SAB工艺技术

3.5.4 SAB和Salicide工艺技术的工程应用

3.6 静电放电离子注入技术

3.6.1 静电放电离子注入技术

3.6.2 静电放电离子注入技术的工程应用

3.7 金属互连技术

3.7.1 接触孔和通孔金属填充

3.7.2 铝金属互连

3.7.3 铜金属互连

3.7.4 阻挡层金属

参考文献

第4章 工艺制程整合

4.1 亚微米CMOS前段工艺制程技术流程

4.1.1 衬底制备

4.1.2 双阱工艺

4.1.3 有源区工艺

4.1.4 LOCOS隔离工艺

4.1.5 阈值电压离子注入工艺

4.1.6 栅氧化层工艺

4.1.7 多晶硅栅工艺

4.1.8 轻掺杂漏（LDD）离子注入工艺

4.1.9 侧墙工艺

4.1.10 源漏离子注入工艺

4.2 亚微米CMOS后段工艺制程技术流程

4.2.1 ILD工艺

4.2.2 接触孔工艺

4.2.3 金属层1工艺

4.2.4 IMD1工艺

4.2.5 通孔1工艺

4.2.6 金属电容（MIM）工艺

4.2.7 金属2工艺

4.2.8 IMD2工艺

4.2.9 通孔2工艺

4.2.10 顶层金属工艺

4.2.11 钝化层工艺

4.3 深亚微米CMOS前段工艺技术流程

4.3.1 衬底制备

4.3.2 有源区工艺

4.3.3 STI隔离工艺

4.3.4 双阱工艺

4.3.5 栅氧化层工艺

4.3.6 多晶硅栅工艺

4.3.7 轻掺杂漏（LDD）离子注入工艺

4.3.8 侧墙工艺

4.3.9 源漏离子注入工艺

4.3.10 HRP工艺

4.3.11 Salicide工艺

4.4 深亚微米CMOS后段工艺技术

4.5 纳米CMOS前段工艺技术流程

4.6 纳米CMOS后段工艺技术流程

4.6.1 ILD工艺

4.6.2 接触孔工艺

4.6.3 IMD1工艺

4.6.4 金属层1工艺

4.6.5 IMD2工艺 1

4.6.6 通孔1和金属层2工艺

4.6.7 IMD3工艺

4.6.8 通孔2和金属层3工艺 

4.6.9 IMD4工艺

4.6.10 顶层金属Al工艺

4.6.11 钝化层工艺、

参考文献

第5章 晶圆接受测试（WAT）

5.1 WAT概述

5.1.1 WAT简介

5.1.2 WAT测试类型

5.2 MOS参数的测试条件

5.2.1 阈值电压 V t 的测试条件

5.2.2 饱和电流 I dsat 的测试条件

5.2.3 漏电流 I off 的测试条件

5.2.4 源漏击穿电压 BVD的测试条件

5.2.5 衬底电流 I sub 的测试条件

5.3 栅氧化层参数的测试条件

5.3.1 电容 C gox 的测试条件

5.3.2 电性厚度 T gox 的测试条件

5.3.3 击穿电压 BV gox 的测试条件

5.4 寄生MOS参数测试条件

5.5 pn结参数的测试条件

5.5.1 电容 C ju 的测试条件

5.5.2 击穿电压 BV ju 的测试条件

5.6 方块电阻的测试条件

5.6.1 NW方块电阻的测试条件

5.6.2 PW方块电阻的测试条件

5.6.3 Poly方块电阻的测试条件

5.6.4 AA方块电阻的测试条件

5.6.5 金属方块电阻的测试条件

5.7 接触电阻的测试条件

5.7.1 AA接触电阻的测试条件

5.7.2 Poly接触电阻的测试条件

5.7.3 金属通孔接触电阻的测试条件

5.8 隔离的测试条件

5.8.1 AA隔离的测试条件

5.8.2 Poly隔离的测试条件

5.8.3 金属隔离的测试条件

5.9 电容的测试条件

5.9.1 电容的测试条件

5.9.2 电容击穿电压的测试条件

后记

缩略语

作者介绍

温德通，IC高级设计工程师。毕业于西安电子科技大学微电子学院，曾供职于中芯国际和晶门科技公司，现就职于华为海思。先后负责工艺制程整合、集成电路工艺制程、器件、闩锁效应和ESD电路设计等方面的工作。

序言