P-Si与N-Si的美丽邂逅–PN结 （转）
学习半导体器件，必须读懂PN结(PN junction)，它是所有器件理论的基础，所以的器件都是靠PN结组成的，不学PN结，讲device就是空中楼阁。
制造工艺技术
一张图看穿PIE，大家来挑战 (转)
Flow: Well-->GOX-->POLY-->LDD/Halo-->Spacer-->S/D_IM-->S/D_Anneal
Moore’s Law: 浓缩就是精华！（转）
本文转自芯苑，ic-garden.cn （由于芯苑会经常关闭站点，故转载存留） 但凡对半导体这个行业有点了解的，应该都懂摩尔定律(Moore's Law)，这也是个魔咒。这是70年代Intel创始人Gordon Moore在60年代提出来的黄金定律，被业界遵循为黄金定律，也是从那个年代开始我们
几张藏图让你学习熟悉半导体行业 （转）
这些图都是我十年前的心血啊，现在贡献出来给大家学习下，不然放在家里都发霉了。希望对刚入行的人有帮助吧。
pMOSFET的可靠性-NBTI （转）
当我们提起NMOS的可靠性的时候，大家随口就说HCI (Hot Carrier Injection)，她主要是由于短沟道效应导致的电子碰撞产生电子空穴对，而空穴被垂直栅极电场推进了substrate就成了Isub，而电子被Inject到gate端，与Si/SiO2的界面Si-H键碰撞使得Si-H键破裂重新产生界面陷阱电荷(Dit)，但是NMOS的Dit是产生在靠近Drain端的Gate OX哦，因为那里是pinch-off点，载流子最多碰撞几率最高。
晶圆代工争霸战 第一篇
现代科技不断革新，网路平台与云端运算背后，仰赖著上千台电脑伺服器相互连结；智慧型手机除了能登录网页与多样化的应用程式，未来更能支援扩增实境 (AR)、3D影像、支付等功能；除此之外还有感测元件、智慧家庭、穿戴式装置、自动车…。
你应该知道的半导体芯片知识科普
尺寸缩小有其物理限制：不过，制程并不能无限制的缩小，当我们将晶体管缩小到 20 奈米左右时，就会遇到量子物理中的问题，让晶体管有漏电的现象，抵销缩小 L 时获得的效益。作为改善方式，就是导入 FinFET(Tri-Gate)这个概念，如右上图。在 Intel 以前所做的解释中，可以知道藉由导入这个技术，能减少因物理现象所导致的漏电现象。
什么是MOS管?MOS管结构原理图解(应用_优势_三个极代表)
mos管是金属（metal）—氧化物（oxide）—半导体（semiconductor）场效应晶体管，或者称是金属—绝缘体（insulator）—半导体。MOS管的source和drain是可以对调的，他们都是在P型backgate中形成的N型区。在多数情况下，这个两个区是一样的，即使两端对调也不会影响器件的性能。这样的器件被认为是对称的。
0.18um LOGIC FLOW 问题参考答案
ZERO OXIDE 的作用是什么？
第一是为后序的ZERO PHOTO时做PR的隔离，防止PR直接与Si接触，造成污染。
PR中所含的有机物很难清洗。
第二，WAFTER MARK是用激光来打的，在Si表面引致的融渣会落在OXIDE上，不
会对衬底造成损伤。
第三是通过高温过程改变Si表面清洁度。
微影制程之《Mask/Reticle》篇 （转）
黄光的部分应该只剩下光罩了，你复制图形，一定的有底片吧，其实光罩就是我们洗照片的底片。我们照相都是先拍照获得底片，再用底片去复制图形/照片，而我们的Mask shop就类似照相的拍出底片，而我们的黄光就是利用底片/光罩来复制转移图形。光罩(土话叫光刻版)，英文名叫Mask，也叫Reticle(因为早期的对位是十字线)。通常有5寸和6寸两种大小，5寸光罩主要用于5寸和6寸的FAB生产线，而6寸光罩主
