制造工艺技术

1. 首页
2. 芯片制造
3. 制造工艺技术

经典：CMOS寄生特性之SnapBack/Latchup (转)

本文转自芯苑，ic-garden.cn （由于芯苑会经常关闭站点，故转载存留）Snap-Back和Latch-up应该是CMOS寄生特性里面最经典的理论了，其实他两个是同一个东西，都是NMOS和PMOS的寄生三极管等效电路开启进入正反馈状态下的回路导通状态，叫做Snap-back是因为当寄生回路触发导通之后，会迅速进入低阻状态，所以I-V曲线迂回呈现负阻状态，所以叫做Snap-back(侧重工作区

制造工艺技术 2019年06月19日 148 点赞 0 评论 5008 浏览

MOS器件理论之–DIBL, GIDL （转）

前面几乎讲了MOS的结构原理，热载流子(HCI)，穿通(Punch Trough)，亚阈值(Swing/St)，长沟、短沟、宽沟、窄沟等特性。几乎基本的都讲完了，还剩下一点就是DIBL和GIDL了(以前在学校，我总分不清这两个关系)，后面再说Burried Channel和Poly Gate Depletion吧，貌似还

制造工艺技术 2019年06月19日 151 点赞 0 评论 6367 浏览

MOS器件的深度解析 （转）

本文转自芯苑，ic-garden.cn （由于芯苑会经常关闭站点，故转载存留）前面几节几乎从结构上介绍了MOS的原理和特性，但是随着尺寸越来越小，电压越来越，很多我们可以忽略的寄生特性(Parisitic)以及我们称之为二级效应的关注点开始变得不可忽略，今天我们就来聊一聊吧。1. 衬偏效应(Body Effect)：我们在看MOSFET都是把source和Bulk短接在一起，所以我们忽略了Bulk

制造工艺技术 2019年06月19日 139 点赞 0 评论 3926 浏览

CMOS器件进阶版讲解 （转）

本文转自芯苑，ic-garden.cn （由于芯苑会经常关闭站点，故转载存留）上一篇介绍了简单的MOS的历史和原理结构介绍，应该能够建立起比较基础的认识了，下面我们继续讲讲MOS的特性以及半导体人该关注的制程要点。先简单回顾下MOS的重要参数开启电压，也叫阈值电压，英文叫做Threshold Voltage (Vth)。就是在栅极加电压，通过栅极氧化层的电场耦合效应在下面的沟道表面感应出与衬底/W

制造工艺技术 2019年06月19日 169 点赞 0 评论 5275 浏览

CMOS器件历史浅析–扫盲版 （转）

本文转自芯苑，ic-garden.cn （由于芯苑会经常关闭站点，故转载存留）编者注：这个只适用于没有基础的common course，如果大家了解的话直接跳过，不过可以简单看看发展史吧。上一章节我们讲过BJT Device，如果大家还记得的话，它应该电流工作型器件，而且是双载流子(Hole/Electron)同时工作的。所以它通常用于电流或功率放大型，或者用于高速器件(ECL: Emmitter

制造工艺技术 2019年06月18日 157 点赞 0 评论 4063 浏览

《Bipolar/三极管》的深度解析（转）

本文转自芯苑，ic-garden.cn （由于芯苑会经常关闭站点，故转载存留） 编者注：感谢老唐，让我暑假加入重庆邮信半导体，我喜欢动手其乐无穷，那时候虽然做的3inch，7um的Bipolar，在金相显微镜下用镜头上的刻度尺量测，现在想想好低端，但那时候对我来说觉得好伟大。第一次当我自己扎上我自己的device时，那种开心溢于言表。这些年BJT的东西坦白讲看的很少，都是学校学的，但是真

制造工艺技术 2019年06月18日 168 点赞 0 评论 4577 浏览

P-Si与N-Si的美丽邂逅–PN结 (转)

本文转自芯苑，ic-garden.cn （由于芯苑会经常关闭站点，故转载存留）学习半导体器件，必须读懂PN结(PN junction)，它是所有器件理论的基础，所以的器件都是靠PN结组成的，不学PN结，讲device就是空中楼阁。我们知道硅(台湾叫“矽”, Si)是半导体，导电性介于导体和绝缘体之间。不是说它的节电(dielectric)常熟介于之间哦，而是说纯硅(pure Si)的时候不导电，但

制造工艺技术 2019年06月18日 167 点赞 0 评论 4435 浏览

为什么OD和Poly的AEICD那么重要？(转)

本文转自芯苑，ic-garden.cn （由于芯苑会经常关闭站点，故转载存留）前段flow中非常key的两个尺寸一个是有源区尺寸"W"(OD or AA)，一个叫Poly长度"L"。这两个纠结的尺寸真正决定了半导体器件的性能，Isat=W/L*beta(Vd-Vt)^2。究竟"W"和"L"是如何影响器件的？原理又是什么？简单讲就是：LOCOS时代：W减小Vt增大；而L减小，Vt减小(w/o poc

制造工艺技术 2019年06月18日 168 点赞 0 评论 4755 浏览

《Silicidation》-难熔金属硅化（转）

本文转自芯苑，ic-garden.cn （由于芯苑会经常关闭站点，故转载存留） 随着半导体线宽的等比例缩小，从微米级到深亚微米到纳米级，由于R*C delay带来的延迟已经超过器件栅极延迟，所以电路的工作速度限制已经无法忍受，所以一条方法就是降低互连电容，比如后段介质层用Low-K的FSG等，那另外一条路就是降低互连电阻，比如90nm的时候后段就开始用铜制程了，就是这个purpose，当

制造工艺技术 2019年06月15日 125 点赞 0 评论 4466 浏览

如何查Vt shift的Case？MOSFET开启电压(Vt)的制程因素！（转）

本文转自芯苑，ic-garden.cn （由于芯苑会经常关闭站点，故转载存留）很久没有写文章了，客观原因是电脑坏了，主观原因是不知道写什么。类似我们的学习，我们很想好好学习，很想像某人一样功成名就，每个人都是上进的，科学的方法和明确的计划才是最重要的。看来我的反思如何把《芯苑》走的更远，希望大家能够给我些建议，我自己蠢就得求助你们！好了，先把今天的课题讲完吧，前面很长一段时间都在讲栅极 (栅极材料

制造工艺技术 2019年06月15日 135 点赞 0 评论 4036 浏览