Toggle navigation
首页
芯片设计
设计工具
设计经验
芯片制造
工艺技术问答
晶圆原材料工艺
半导体设备
制造工艺技术
第三代半导体
半导体生产材料
品质管理
芯片封测
芯片封装
芯片测试
资源中心
集成电路书籍
常用工具
技术文献
应用软件
芯界故事
行业故事
芯知笔记
信息技术笔记
制造笔记
关于芯知
留言
会员
中心
登录
注册
首页
芯片制造
制造工艺技术
CMOS器件进阶版讲解 (转)
LU XIAN
5273 阅读
0 评论
169 点赞
温馨提示!
你需要支付
¥3.00
元后才能查看付费内容
微信支付
支付宝支付
余额支付
点赞(
169
)
打赏
本文分类:
制造工艺技术
本文标签:
器件
CMOS
节深
Junction
Source
Drain
Gate
Overlay
PN结
闩锁效应
Isolation
Well隔离
防止穿通
Anti-Punch-Through
WAT
Vbd
GOI
浏览次数:
5273
次浏览
发布日期:2019-06-19 16:17:37
本文链接:
http://blog.iccourt.com/process/161.html
上一篇 >
CMOS器件历史浅析–扫盲版 (转)
下一篇 >
MOS器件的深度解析 (转)
Spacer/侧墙制程-由来已久! (转)
《LOCOS与STI》你真的知道吗?(转)
栅极材料的革命 (Gate Electrode) (转)
碳化硅(SiC)MOSFET技术发展史回顾[转]
评论列表
共有
0
条评论
暂无评论
发表评论
取消回复
登录
注册新账号
微信小程序
微信扫一扫体验
立即
投稿
微信公众账号
微信扫一扫加关注
发表
评论
返回
顶部
© 2017-2021. All Rights Reserved.
沪ICP备16025735号-2
关于我们
版权声明
注册协议
招聘成员
新闻
资讯
推荐
博客
服务
官网
合作
广告
发表评论 取消回复