技术问答

1. 首页
2. 技术问答

芯片制造工艺问答025：N-well implant打入P31, 120KeV. 请估计光阻厚度最少应有多厚?

Ans 一般光阻厚度必须至少等于离子植入Projection range (Rp) 加上四倍的 Projected standard deviation (DRp), usually define PR thickness as 0.0001% transmission, from data table: P31 @Energy = 120keV, PR masking material thic

工艺技术问答 2021年09月19日 83 点赞 0 评论 2518 浏览

芯片制造工艺问答024： Vt IMP的目的为何? 对产品电性有何影响?

Ans Vt implant is used to adjust threshold voltage of transistors, useful in CMOS Vt matching and device current adjusting. Since it is quite shallow, it can be used without seriously degrading of sub

工艺技术问答 2021年09月19日 82 点赞 0 评论 2492 浏览

芯片制造工艺问答030：Gate oxide 前制程B-Clean的目的为何? 其中的APM dip time会影响什么产品参数?

Ans Remove Si surface particles, metal Ion, organic,micro-roughness and native Oxide. --> Use 22220A,where SPM (CR) 1min to remove light organic, 100:1 HF 3min to remove any nativeoxide, and AP

工艺技术问答 2021年10月03日 81 点赞 0 评论 2476 浏览

芯片制造工艺问答029：Gate oxide 成长有哪些重要考虑?

Ans 降低成长速率以利厚度均匀度控制 --> 采用dry oxide, or low flow rate/temperature wetoxide. 温度随产品技术演进而降低使用Cl-离子growth, etch方式, 减少金属污染. --> 采用合乎环保的Trans-LC作为Cl离子来源低温出炉, 以降低Si/SiO2的oxide fixed charge density.

工艺技术问答 2021年10月03日 80 点赞 0 评论 2395 浏览

芯片制造工艺问答013： 何谓Epi-Wafer? 对产品有何影响?

Ans Epi_wafer: 在single crystal wafer上再dep一层single crystal SiImprove the performance of bipolar transistor, with high breakdown voltage of the collector-substrate junction and low collector resistance.

工艺技术问答 2021年09月19日 80 点赞 0 评论 2381 浏览

芯片制造工艺问答028：请问0.18um Gate oxide thickness从理论计算应能承受多少MV/cm @1pA 漏电

工艺技术问答 2021年10月03日 81 点赞 0 评论 2350 浏览

芯片制造工艺问答027：Gate oxide对产品影响的参数有哪些?

MOSFET(以下简称MOS管)是集成电路芯片的基本组成单元之一，由金属(M)-氧化物(O)-半导体(S)组成。如今Gate材料多用多晶硅(Poly-Si)材料了，为了进一步降低中间氧化层的厚度也用上了HfO2等High-K材料，不过大家还是习惯称其为MOS管。一个典型的MOS管有三个端子，即栅极(Gate)、源极(Source)和漏极(Drain)。MOSFET的操作原理并不复杂，简单来说就是一

工艺技术问答 2021年10月03日 83 点赞 0 评论 2242 浏览

芯片制造工艺问答022：热磷酸对Si3N4, Oxide的蚀刻率分别是多少? 蚀刻率可控制因子为何?

Ans 50:1 HF E/R 53+-5A/min of SiOxNy = 120~150A, 220sec to etch 175A SiOxNyH3PO4 E/R is 60+-6A/min for SIN, 1.5 A/min ~0.25 A/min for oxide, for new H3PO4 acid the [Si] is low and oxide E/R is high bu

工艺技术问答 2021年09月19日 80 点赞 0 评论 2162 浏览

芯片制造工艺问答018： iline和DUV分别用什么样式的光阻? 试列表比较各光阻特性?

Ans To achieve sub-wavelength lithography results, resist technology - like the phase shifting masks (PSMs), scanner optics and inspection techniques - is pushed to its absolute limit. Most importantl

工艺技术问答 2021年09月19日 80 点赞 0 评论 2152 浏览

芯片制造工艺问答021：去除Si3N4时, 为何要在热磷酸之前加50:1 HF蚀刻? 此蚀刻时间太短有何影响?

Ans 50:1 HF is designed to remove any oxide above SIN before H3PO4 strip. If HF etch time is too short, the oxide above SIN will not completely removed, and SIN can not be stripped by H3PO4 and result

工艺技术问答 2021年09月19日 82 点赞 0 评论 2121 浏览