半导体工艺节点成了数字游戏，是时候换个度量标准了？
集微网消息，似乎从英特尔宣布22nm工艺开始，芯片技术的进步被芯片制造商玩成了数字游戏，14nm，10nm，直至5nm，3nm……逐渐的工艺节点不再代表器件中的具体尺寸，更像是芯片厂商营销的一个口号，每一代制程，每一次纳米数字的更新，像是在告诉投资者和消费者“我们升级啦！”比如在服务器芯片市场，半导体工艺的纳米数对产品带来的声誉是无法估量的：AMD通过7nm CPU打败了英特尔，接下来还将推出5n
工艺
刻蚀极致工艺——光刻（烧脑篇）
转自：微信公众号 显示汇，微信号Display_Sea光刻机分为紫外光源（UV）、深紫外光源(DUV)、极紫外光源（EUV）。按照发展轨迹，最早的光刻机光源即为汞灯产生的紫外光源（UV）。之后行业领域内采用准分子激光的深紫外光源（DUV），将波长进一步缩小到ArF的193 nm。由于遇到了技术发展障碍，ArF加浸入技术成为主流。想当年整个芯片工业，各家包括intel ,GF, 台积电，三星都在三星
所谓的High K工艺用的是什么？
所谓的High K工艺用的是什么？请问各位大神知道High-K和Low-K最新的制作工艺主要是用什么工艺么？PVE？ECD？我看last Gate工艺流程的提到的离子注入用的具体又是什么方法？为什么由于离子注入，first Gate工艺流程中的Gate contact会受到加热，从而影响性能？另外我记得好像一两年前High-K和Low-K还是不能做到一个芯片里的，虽然把他们一起运用理论上会得到更好
“芯”无远虑，必有近忧 ----FD-SOI与FinFET工艺，谁将接替Bulk CMOS?
“传统Bulk CMOS工艺技术将在20nm走到尽头，必须用创新的思路和方法寻找新的替代工艺。”----IBS主席兼 CEO Handel Jones现在，大量IC采用体硅CMOS（Bulk CMOS）工艺技术实现，这是一种制造成本低、性能较高和具备不错低功耗性能的成熟技术，但是，当工艺节点升级到20nm左右时，Bulk CMOS将无法获得等比例缩小的性能、成本和功耗优势，很多业者认为B
