如何巧用C-V曲线来查case （转）
本文转自芯苑，ic-garden.cn （由于芯苑会经常关闭站点，故转载存留）随着半导体制程越来越复杂，我们最关键的参数Vt的控制越来越重要，有的时候我们的Vt如果单纯是衬底浓度影响我们自然可以通过长沟和短沟以及NMOS和PMOS是否同时变动来确定是否是GOX还是Vt_IMP的问题，其实这也是一种correlation它其实是一种逻辑思考方式，只是他是基于理论的。不像现在很多年轻的工程师直接从wa
制造工艺技术
栅极介质层的变迁(Gate Dielectric) （转）
本文转自芯苑，ic-garden.cn （由于芯苑会经常关闭站点，故转载存留）昨天已经讲完了栅极材料的演变(Gate Electrode)，当然伴随它一起的自然就是栅极介质层(Gate Dielectric)，记住我讲的是栅极介质层，不是我们平常讲的栅极氧化层(Gate Oxide)，早期我们讲的MOSFET的介质层就是我们狭义讲的Oxide，但是随着Moore's Law的scale down，
微影制程之《Mask/Reticle》篇 （转）
黄光的部分应该只剩下光罩了，你复制图形，一定的有底片吧，其实光罩就是我们洗照片的底片。我们照相都是先拍照获得底片，再用底片去复制图形/照片，而我们的Mask shop就类似照相的拍出底片，而我们的黄光就是利用底片/光罩来复制转移图形。光罩(土话叫光刻版)，英文名叫Mask，也叫Reticle(因为早期的对位是十字线)。通常有5寸和6寸两种大小，5寸光罩主要用于5寸和6寸的FAB生产线，而6寸光罩主
pMOSFET的可靠性-NBTI （转）
当我们提起NMOS的可靠性的时候，大家随口就说HCI (Hot Carrier Injection)，她主要是由于短沟道效应导致的电子碰撞产生电子空穴对，而空穴被垂直栅极电场推进了substrate就成了Isub，而电子被Inject到gate端，与Si/SiO2的界面Si-H键碰撞使得Si-H键破裂重新产生界面陷阱电荷(Dit)，但是NMOS的Dit是产生在靠近Drain端的Gate OX哦，因为那里是pinch-off点，载流子最多碰撞几率最高。
0.18um LOGIC FLOW 问题参考答案
ZERO OXIDE 的作用是什么？
第一是为后序的ZERO PHOTO时做PR的隔离，防止PR直接与Si接触，造成污染。
PR中所含的有机物很难清洗。
第二，WAFTER MARK是用激光来打的，在Si表面引致的融渣会落在OXIDE上，不
会对衬底造成损伤。
第三是通过高温过程改变Si表面清洁度。
栅极介质层的质量评估 (GOI) （转）
随着MOSFET的尺寸越来越小，栅极介质层的厚度也是越来越薄。作为MOSFET的核心，Gate OXide的可靠性一直都是最主要的制约器件是否可以量产的因素之一。前面我们几乎讲完了Gate Electrode和Gate Dielectric两个部分，今天我们该趁热打铁把Gate Dielectric的可靠性讲完，其实就是我们FAB里面经常讲的GOI测试。
晶圆代工争霸战 第一篇
现代科技不断革新，网路平台与云端运算背后，仰赖著上千台电脑伺服器相互连结；智慧型手机除了能登录网页与多样化的应用程式，未来更能支援扩增实境 (AR)、3D影像、支付等功能；除此之外还有感测元件、智慧家庭、穿戴式装置、自动车…。
你应该知道的半导体芯片知识科普
尺寸缩小有其物理限制：不过，制程并不能无限制的缩小，当我们将晶体管缩小到 20 奈米左右时，就会遇到量子物理中的问题，让晶体管有漏电的现象，抵销缩小 L 时获得的效益。作为改善方式，就是导入 FinFET(Tri-Gate)这个概念，如右上图。在 Intel 以前所做的解释中，可以知道藉由导入这个技术，能减少因物理现象所导致的漏电现象。
什么是MOS管?MOS管结构原理图解(应用_优势_三个极代表)
mos管是金属（metal）—氧化物（oxide）—半导体（semiconductor）场效应晶体管，或者称是金属—绝缘体（insulator）—半导体。MOS管的source和drain是可以对调的，他们都是在P型backgate中形成的N型区。在多数情况下，这个两个区是一样的，即使两端对调也不会影响器件的性能。这样的器件被认为是对称的。
