所谓的High K工艺用的是什么？
所谓的High K工艺用的是什么？请问各位大神知道High-K和Low-K最新的制作工艺主要是用什么工艺么？PVE？ECD？我看last Gate工艺流程的提到的离子注入用的具体又是什么方法？为什么由于离子注入，first Gate工艺流程中的Gate contact会受到加热，从而影响性能？另外我记得好像一两年前High-K和Low-K还是不能做到一个芯片里的，虽然把他们一起运用理论上会得到更好
High-K
基于XILINX的28nm从三重氧化物到HIGH-K详细分析与前景
近10年来，当集成电路进入亚微米阶段，当人们享受到摩尔定律带来的好处时， 一朵乌云，一直笼罩在集成电路业界的上空，就是越来越严重的跑冒滴漏现象。 作为集成电路的最基本组成单元，晶体管，当尺寸越来越小的时候，漏电缺越来越严重，不仅传统漏电的地方漏，本来不该漏电的地方也开始从涓涓细流满满发展成波涛汹涌。 就像上图的那个漏水的水龙头。刚开始，漏水的地方主要是出水口和进水口直接的部分， 因为水流主要在这里
什么是High-K?
由于二氧化硅（SiO2）具有易制性 (Manufacturability)，且能减少厚度以持续改善晶体管效能，因此过去40余年来，处理器厂商均采用二氧化硅做为制作栅极电介质的材料。。 High-K究竟是什么神奇的技术？这要从处理器的制造原料说起。由于二氧化硅（SiO2）具有易制性 (Manufacturability)，且能减少厚度以持续改善晶体管效能，因此过去40余年来，处理
栅极介质层的变迁(Gate Dielectric) （转）
本文转自芯苑，ic-garden.cn （由于芯苑会经常关闭站点，故转载存留）昨天已经讲完了栅极材料的演变(Gate Electrode)，当然伴随它一起的自然就是栅极介质层(Gate Dielectric)，记住我讲的是栅极介质层，不是我们平常讲的栅极氧化层(Gate Oxide)，早期我们讲的MOSFET的介质层就是我们狭义讲的Oxide，但是随着Moore's Law的scale down，
